Docket No.: NEC04P047-KSe

WAK.126

# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re patent application of

Yoji Nishio. et al.

Serial No.: 10/

10/816.187

Group Art Unit:

Not Yet Assigned

Filing Date:

April 2. 2004

Examiner:

Unknown

For:

SIGNAL TRANSMITTING SYSTEM

Honorable Commissioner of Patents Alexandria, VA 22313-1450

# SUBMISSION OF PRIORITY DOCUMENT

Sir:

Submitted herewith is a certified copy of Japanese Application Number 2003-101741 filed on April 4, 2003, upon which application the claim for priority is based.

Respectfully submitted

Sean M. McGinn. Esq. Registration No. 34.386

Date:

McGinn & Gibb. PLLC Intellectual Property Law

8321 Courthouse Road. Suite 200

Vienna. VA 22182-3817

(703) 761-4100

Customer No. 21254

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true conform of the following application as filed ith this Office.

出願年月日 Date of Application:

2 0 0 3 3 4 1

出 願 番 号 Application Number:

[ST. 10/C]:

[0.3 - 1.0.1.7.4.1]

出 願 pplicant(s): ルピーダメモリ株式会社

CERTIFIED COPY OF PRIORITY DOCUMENT

特許庁長官 Commissioner, Japan Patent Office 2004年 3月30日



【書類名】

特許願

【整理番号】

22310319

【提出日】

平成15年 4月 4日

【あて先】

特許庁長官

【国際特許分類】

H03K 19/0175

殿

【発明者】

【住所又は居所】

東京都中央区八重洲2-2-1 エルピーダメモリ株式

会社内

【氏名】

西尾 洋二

【発明者】

【住所又は居所】

東京都中央区八重洲2-2-1 エルピーダメモリ株式

会社内

【氏名】

船場 誠司

【特許出願人】

【識別番号】

500174247

【氏名又は名称】 エルピーダメモリ株式会社

【代理人】

【識別番号】

100123788

【弁理士】

【氏名又は名称】 宮崎 昭夫

【電話番号】

03-3585-1882

【選任した代理人】

【識別番号】

100088328

【弁理士】

【氏名又は名称】 金田 暢之

【選任した代理人】

【識別番号】

100106297

【弁理士】

【氏名又は名称】 伊藤 克博

【選任した代理人】

【識別番号】 100106138

【弁理士】

【氏名又は名称】 石橋 政幸

【手数料の表示】

【予納台帳番号】 201087

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【物件名】 委任状 1

【援用の表示】 平成15年3月27日提出の包括委任状を援用する。

【プルーフの要否】 要

### 【書類名】 明細書

【発明の名称】 信号伝送システム

#### 【特許請求の範囲】

【請求項1】 第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、

前記信号を双方向に伝送可能に前記第1の半導体集積回路装置と前記第2の半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ備える、前記第1の半導体集積回路装置においては前記第1の電源電圧が供給され、前記第2の半導体集積回路装置においては前記第2の電源電圧が供給されるPush-pull構成のドライバと、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ 備える、終端抵抗により信号受信端がCTT終端されたレシーバとを有し、

前記終端抵抗が前記特性インピーダンスと一致しているときは、前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ供給される前記信号の電圧を判定するためのしきい値である基準電圧が等しくなるように前記ドライバのオン抵抗が設定され、

前記ドライバのオン抵抗が前記特性インピーダンスと一致しているときは、前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ供給される前記基準電圧が等しくなるように前記終端抵抗が設定された信号伝送システム。

【請求項2】 前記第1の電源電圧をV1、前記第2の電源電圧をV2、前記基準電圧をVrefとしたとき、

V r e f = 0. 25 (V 1 + V 2)

Ŋ

である請求項1記載の信号伝送システム。

【請求項3】 前記第1の電源電圧と接地電位間に直列に挿入される、抵抗値が等しい第1の抵抗器及び第2の抵抗器と、

前記第2の電源電圧と接地電位間に直列に挿入される、抵抗値が前記第1の抵

2/

抗器及び第2の抵抗器と等しい第3の抵抗器及び第4の抵抗器と、 を有し、

前記第1の抵抗器と第2の抵抗器の接続端、及び前記第3の抵抗器と第4の抵抗器の接続端が互いに接続され、該接続端から前記基準電圧が出力される請求項2記載の信号伝送システム。

【請求項4】 前記第1の電源電圧と接地電位間に直列に挿入される、抵抗値が等しい第1の抵抗器及び第2の抵抗器と、

前記第2の電源電圧と接地電位間に直列に挿入される、抵抗値が前記第1の抵抗器及び第2の抵抗器と等しい第3の抵抗器及び第4の抵抗器と、

前記第1の抵抗器と第2の抵抗器の接続端、及び前記第3の抵抗器と第4の抵抗器の接続端間に直列に挿入される、抵抗値が前記第1の抵抗器、前記第2の抵抗器、前記第3の抵抗器及び前記第4の抵抗器と等しい第5の抵抗器及び第6の抵抗器と、

### を有し、

前記第5の抵抗器と第6の抵抗器の接続端から前記基準電圧が出力される請求項2記載の信号伝送システム。

【請求項5】 第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、

前記信号を双方向に伝送可能に前記第1の半導体集積回路装置と前記第2の半 導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ備える、前記第1の半導体集積回路装置においては前記第1の電源電圧が供給され、前記第2の半導体集積回路装置においては前記第2の電源電圧が供給されるPush-pull構成のドライバと、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ備える、前記第2の電源電圧の1/2の電圧が終端電圧として供給され、抵抗値が前記特性インピーダンスに等しい終端抵抗により信号受信端がVTT終端されたレシーバとを有し、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ 供給される前記信号の電圧を判定するためのしきい値である基準電圧が等しくな るように前記ドライバのオン抵抗が設定された信号伝送システム。

【請求項6】 前記第2の電源電圧をV2、前記基準電圧をVrefとしたとき、

V r e f = 0.5 V 2

である請求項5記載の信号伝送システム。

【請求項7】 第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、

前記信号を双方向に伝送可能に前記第1の半導体集積回路装置と前記第2の半 導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ備える、前記第1の半導体集積回路装置においては前記第1の電源電圧が供給され、前記第2の半導体集積回路装置においては前記第2の電源電圧が供給されるPush-pull構成のドライバと、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ備える、前記第1の半導体集積回路装置においては前記第2の電源電圧の1/2の電圧が終端電圧として供給され、前記第2の半導体集積回路装置においては前記第1の電源電圧の1/2の電圧が終端電圧として供給される、終端抵抗により信号受信端がVTT終端されたレシーバとを有し、

前記終端抵抗が前記特性インピーダンスと一致しているときは、前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ供給される前記信号の電圧を判定するためのしきい値である基準電圧が等しくなるように前記ドライバのオン抵抗が設定され、

前記ドライバのオン抵抗が前記特性インピーダンスと一致しているときは、前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ供給される前記基準電圧が等しくなるように前記終端抵抗が設定された信号伝送システム。

【請求項8】 前記第1の電源電圧をV1、前記第2の電源電圧をV2、前記基準電圧をVrefとしたとき、

V r e f = 0.25 (V 1 + V 2)

である請求項7記載の信号伝送システム。

【請求項9】 第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、

前記信号を双方向に伝送可能に前記第1の半導体集積回路装置と前記第2の半 導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ備える、前記第1の半導体集積回路装置においては前記第1の電源電圧が供給され、前記第2の半導体集積回路装置においては前記第2の電源電圧が供給されるPush-pull構成のドライバと、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ備える、前記第1の半導体集積回路装置においては前記第2の電源電圧の1/2の電圧が終端電圧として供給され、前記第2の半導体集積回路装置においては前記第1の電源電圧の1/2の電圧が終端電圧として供給される、抵抗値が前記特性インピーダンスに等しい終端抵抗により信号受信端がVTT終端されたレシーバとを有し、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ 供給される前記信号の電圧を判定するためのしきい値である基準電圧が等しくな るように前記ドライバのオン抵抗が設定された信号伝送システム。

【請求項10】 第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、

前記信号を双方向に伝送可能に前記第1の半導体集積回路装置と前記第2の半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ 備える、前記第1の半導体集積回路装置においては前記第1の電源電圧が供給さ れ、前記第2の半導体集積回路装置においては前記第2の電源電圧が供給される Push-pull構成のドライバと、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ備える、前記第1の電源電圧の1/2の電圧が終端電圧として供給され、抵抗値が前記特性インピーダンスに等しい終端抵抗により信号受信端がVTT終端されたレシーバとを有し、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ 供給される前記信号の電圧を判定するためのしきい値である基準電圧が等しくな るように前記ドライバのオン抵抗が設定された信号伝送システム。

【請求項11】 前記第1の電源電圧をV1、前記基準電圧をVrefとしたとき、

V r e f = 0.5 V 1

である請求項10記載の信号伝送システム。

【請求項12】 第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、

前記信号を双方向に伝送可能に前記第1の半導体集積回路装置と前記第2の半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ備える、Open drain構成のドライバと、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ備える、前記第1の半導体集積回路装置においては前記第2の電源電圧が終端電圧として供給され、前記第2の半導体集積回路装置においては前記第1の電源電圧が終端電圧として供給される、抵抗値が前記特性インピーダンスに等しい終端抵抗により信号受信端がVTT終端されたレシーバとを有し、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ 供給される前記信号の電圧を判定するためのしきい値である基準電圧が等しくな るように前記ドライバのオン抵抗が設定された信号伝送システム。

【請求項13】 第1の電源電圧で動作する第1の半導体集積回路装置と前

記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、

前記信号を双方向に伝送可能に前記第1の半導体集積回路装置と前記第2の半 導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ 備える、Open drain構成のドライバと、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ備える、前記第1の半導体集積回路装置においては前記第2の電源電圧が終端電圧として供給され、前記第2の半導体集積回路装置においては前記第1の電源電圧が終端電圧として供給される、抵抗値が前記特性インピーダンスに等しい終端抵抗により信号受信端がVTT終端されたレシーバとを有し、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ 供給される前記信号の電圧を判定するためのしきい値である基準電圧が、前記第 1の電源電圧または前記第2の電源電圧のいずれか一方の分数値に等しくなるよ うに前記ドライバのオン抵抗が設定された信号伝送システム。

【請求項14】 第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、

前記信号を双方向に伝送可能に前記第1の半導体集積回路装置と前記第2の半 導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ 備える、Open drain構成のドライバと、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ備える、前記第1の半導体集積回路装置においては前記第2の電源電圧が終端電圧として供給され、前記第2の半導体集積回路装置においては前記第1の電源電圧が終端電圧として供給される、終端抵抗により信号受信端がVTT終端されたレシーバとを有し、

前記終端抵抗が前記特性インピーダンスと一致しているときは、前記第1の半 導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ供給される前記 信号の電圧を判定するためのしきい値である基準電圧が等しくなるように前記ドライバのオン抵抗が設定され、

前記ドライバのオン抵抗が前記特性インピーダンスと一致しているときは、前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ供給される前記基準電圧が等しくなるように前記終端抵抗が設定された信号伝送システム。

【請求項15】 前記第1の電源電圧をV1、前記第2の電源電圧をV2、 前記基準電圧をVrefとしたとき、

V r e f = (V 1 + V 2) / 3

である請求項14記載の信号伝送システム。

【請求項16】 前記第1の電源電圧と一端が接続される第1の抵抗器と、 前記第1の抵抗器の他端と一端が接続され、他端が接地電位に接続される、抵 抗値が前記第1の抵抗器の2倍の第2の抵抗器と、

前記第2の電源電圧と一端が接続される第3の抵抗器と、

前記第3の抵抗器の他端と一端が接続され、他端が接地電位に接続される、抵抗値が前記第3の抵抗器の2倍の第4の抵抗器と、

前記第1の抵抗器と第2の抵抗器の接続端、及び前記第3の抵抗器と第4の抵抗器の接続端が互いに接続され、該接続端から前記基準電圧が出力される請求項

15記載の信号伝送システム。

を有し、

【請求項17】 前記第1の電源電圧と一端が接続される第1の抵抗器と、 前記第1の抵抗器の他端と一端が接続され、他端が接地電位に接続される、抵 抗値が前記第1の抵抗器の2倍の第2の抵抗器と、

前記第2の電源電圧と一端が接続される第3の抵抗器と、

前記第3の抵抗器の他端と一端が接続され、他端が接地電位に接続される、抵抗値が前記第3の抵抗器の2倍の第4の抵抗器と、

前記第1の抵抗器と第2の抵抗器の接続端、及び前記第3の抵抗器と第4の抵抗器の接続端間に直列に挿入される、抵抗値が前記第1の抵抗器及び前記第3の 抵抗器と等しい第5の抵抗器及び第6の抵抗器と、 を有し、

前記第5の抵抗器と第6の抵抗器の接続端から前記基準電圧が出力される請求 項15記載の信号伝送システム。

【請求項18】 第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間でDifferential信号を送受信するための信号伝送システムであって、

前記信号を双方向に伝送可能に前記第1の半導体集積回路装置と前記第2の半導体集積回路装置間を接続する所定のODD mode特性インピーダンスを備えた伝送線路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ 備える、前記第1の半導体集積回路装置においては前記第1の電源電圧が供給され、前記第2の半導体集積回路装置においては前記第2の電源電圧が供給される Push-pull構成のドライバと、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ備える、抵抗値が前記ODD mode特性インピーダンスに等しい終端抵抗により前記 Differential信号のTrue信号とBar信号が接続され、信号受信端がBridge終端されたレシーバと、

を有する信号伝送システム。

【請求項19】 第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、

前記信号を双方向に伝送可能に前記第1の半導体集積回路装置と前記第2の半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ備える、前記第1の半導体集積回路装置においては前記第1の電源電圧が供給され、前記第2の半導体集積回路装置においては前記第2の電源電圧が供給されるPush-pull構成のドライバと、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ 備える、終端抵抗により信号受信端がCTT終端されたレシーバとを有し、 前記終端抵抗が前記特性インピーダンスと一致しているときは、前記第1の半導体集積回路装置に供給される前記信号の電圧を判定するためのしきい値である 基準電圧が前記第1の電源電圧の1/2の値に等しくなり、前記第2の半導体集 積回路装置に供給される前記基準電圧が前記第2の電源電圧の1/2の値に等し くなるように前記ドライバのオン抵抗が設定され、

前記ドライバのオン抵抗が前記特性インピーダンスと一致しているときは、前記第1の半導体集積回路装置に供給される前記基準電圧が前記第1の電源電圧の1/2の値に等しくなり、前記第2の半導体集積回路装置に供給される前記基準電圧が前記第2の電源電圧の1/2の値に等しくなるように前記終端抵抗が設定された信号伝送システム。

【請求項20】 前記伝送線路を流れる前記信号のリターン電流が流れる経路となる、前記第1の半導体集積回路装置及び第2の半導体集積回路装置で共通に用いられる接地電位を供給するためのパターンを有する請求項1乃至19のいずれか1項記載の信号伝送システム。

【請求項21】 第1の電源電圧、及び前記第1の電源電圧よりも低い第2 の電源電圧で動作する3つ以上の半導体集積回路装置間で信号を送受信するため の信号伝送システムであって、

前記信号を双方向に伝送可能に前記半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、

前記半導体集積回路装置がそれぞれ備えるドライバ回路と、

前記半導体集積回路装置がそれぞれ備える、終端抵抗により信号受信端がCT T終端されたレシーバとを有し、

前記3つ以上の半導体集積回路装置のうち、少なくとも1つはPush-pull構成のドライバであり、

前記終端抵抗が前記特性インピーダンスと一致しているときは、前記半導体集 積回路装置に供給される前記信号の電圧を判定するためのしきい値である基準電 圧が2種類以下になるように前記ドライバのオン抵抗が設定され、

前記ドライバのオン抵抗が前記特性インピーダンスと一致しているときは、前 記半導体集積回路装置に供給される前記基準電圧が2種類以下になるように前記 終端抵抗が設定された信号伝送システム。

【請求項22】 第1の電源電圧、及び前記第1の電源電圧よりも低い第2の電源電圧で動作する3つ以上の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、

前記信号を双方向に伝送可能に前記半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、

前記半導体集積回路装置がそれぞれ備えるドライバ回路と、

前記半導体集積回路装置がそれぞれ備える、前記信号の送受信相手の半導体集積回路装置に供給される電源電圧と等しい終端電圧が供給される終端抵抗により信号受信端がVTT終端されたレシーバとを有し、

前記3つ以上の半導体集積回路装置のうち、少なくとも1つはOpen drain構成のドライバであり、

前記半導体集積回路装置に供給される前記信号の電圧を判定するためのしきい値である基準電圧が1種類以下になるように前記ドライバのオン抵抗が設定された信号伝送システム。

【請求項23】 第1の電源電圧、及び前記第1の電源電圧よりも低い第2の電源電圧で動作する3つ以上の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、

前記信号を双方向に伝送可能に前記半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、

前記半導体集積回路装置がそれぞれ備えるドライバ回路と、

前記半導体集積回路装置がそれぞれ備える、前記第1の電源電圧の1/2の電 圧または前記第2の電源電圧の1/2の電圧のいずれか一方が終端電圧として供 給され、抵抗値が前記特性インピーダンスに等しい終端抵抗により信号受信端が VTT終端されたレシーバとを有し、

前記3つ以上の半導体集積回路装置のうち、少なくとも1つはPush-pull構成のドライバであり、

前記半導体集積回路装置に供給される前記信号の電圧を判定するためのしきい値である基準電圧が1種類以下になるように前記ドライバのオン抵抗が設定され

た信号伝送システム。

【請求項24】 第1の電源電圧、及び前記第1の電源電圧よりも低い第2の電源電圧で動作する3つ以上の半導体集積回路装置を備え、少なくとも異なる電源電圧で動作する半導体集積回路装置間でDifferential信号を送受信するための信号伝送システムであって、

前記信号を双方向に伝送可能に前記半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、

前記半導体集積回路装置がそれぞれ備えるドライバ回路と、

前記半導体集積回路装置がそれぞれ備える、終端抵抗により信号受信端が終端されたレシーバとを有し、

前記Differential信号が送受信される半導体集積回路装置はPush-pull構成のドライバであり、

前記Differential信号が送受信される半導体集積回路装置は、抵抗値が前記伝送線路のODD mode特性インピーダンスに等しい終端抵抗により前記Differential信号のTrue信号とBar信号が接続され、信号受信端がBridge終端されたレシーバであり、

前記半導体集積回路装置に供給される前記信号の電圧を判定するためのしきい値である基準電圧が1種類以下になるように前記ドライバのオン抵抗が設定された信号伝送システム。

【請求項25】 前記伝送線路を流れる前記信号のリターン電流が流れる経路となる、前記半導体集積回路装置でそれれぞれ共通に用いられる接地電位を供給するためのパターンを有する請求項21乃至24のいずれか1項記載の信号伝送システム。

### 【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$ 

#### 【発明の属する技術分野】

本発明は異なる電源電圧で動作する複数の半導体集積回路装置間で信号を伝送するための信号伝送システムに関する。

[0002]

### 【従来の技術】

従来より異なる電源電圧で動作する半導体集積回路装置間で信号伝送が必要なシステムが存在する。図47はこのようなシステムの従来の構成を示すブロック図である。図47は、1.8V系のLSI(LSI1)と1.5V系のLSI(LSI3)間で信号を伝送するシステムであり、その間に電圧を変換するための電圧変換LSI(LSI2)を挿入してLSI1とLSI3間で送受信する信号を中継する構成である。LSI1とLSI2間は特性インピーダンス201の伝送線路で接続され、LSI2とLSI3間は特性インピーダンス202の伝送線路で接続されている。電圧を変換するための電圧変換LSIの具体例については、例えば特許文献1や特許文献2に記載されている。

### [0003]

図48は異なる電源電圧で動作する半導体集積回路装置間で信号伝送が必要な従来のシステムの他の構成を示すブロック図である。図48は、1.5 V系のLSIと1.2 V系のLSI間で信号を送受信するシステムであり、1.2 V系のLSIに1.5 V電源で動作可能な(例えば、酸化膜等が1.5 V電源に耐える厚さで形成された)Receiverと、1.2 Vで動作する内部回路とを備えた構成である。このように、1.2 V系のLSIに対して1.5 Vと1.2 Vの両方の電源電圧を供給することで1.5 V系のLSIとの信号伝送を可能にしている。なお、図48は、1.5 V系のLSIから1.2 V系のLSIに信号を送信する構成のみを示しているが、実際の信号伝送システムは双方向に信号の送受信が可能である。

#### [0004]

図48に示した信号伝送に必要な部位に供給する電源電圧を揃えた信号伝送システムの具体例を図49に示す。図49(a)は1.5 V系のLSI(DRAM)から1.5 Vが供給されるDriver及びReceiverを備えた1.2 V系のLSIへ信号を伝送する構成を示し、図49(b)はその逆の場合の構成を示している。これらのLSIはいずれもPCB(Printed Circuit Board)に搭載され、特性インピーダンスZ0=50 $\Omega$ の伝送線路でそれぞれ接続されている。また、信号を送信するDriverはPush-pull接続されたpMOSトランジスタ及びnMOSトラン

ジスタで構成され(Push-pull構成)、そのオン抵抗は $20\Omega$ である。一方、信号を受信するReceiverはCTT(Center Tapped Termination、あるいはテブナン終端と呼ばれる)で受信端が終端され、このCTTによる終端抵抗の値を特性インピーダンス20に合わせることでインピーダンス整合が図られている。因みに、CTTの終端抵抗値は、CTTを構成する図の上側の抵抗器と下側の抵抗器とを並列に接続した値に等しくなる。このように、信号伝送に用いるDriver及びReceiverに供給する電源電圧(VDDQ)の値を揃えれば、問題なく信号を送受信することができる。

### [0005]

図50は、Driver及びReceiverをそれぞれ備え、異なる電源電圧で動作する半導体集積回路装置間を直接接続して信号を双方向に伝送する構成例を示している。通常、図50に示すような構成を採用するシステムは無いと思われるが、本発明の理解を助けるために示すものである。図中の四角はスイッチを示し、信号を送信するときにOFFさせる。図50はDriverがPush-pull接続されたpMOSトランジスタ及VnVOSトランジスタで構成され、ReceiverがVCTVCTVCX た構成である。

#### [0006]

このような構成では、信号を送受信する2つのLSIに供給される電源電圧 (VDDQ) の値が異なるため、Receiverに供給される、入力電圧を判定するためのしきい値である基準電圧Vrefの値が異なっている。

## [0007]

図51は図50に示した信号伝送システムの具体例である。なお、図51は、図49と同様に、DriverがPush-pull接続されたpMOSトランジスタ及びnMOSトランジスタで構成され、ReceiverがCTT終端され、Driverのオン抵抗=  $20\Omega$ 、伝送線路の特性インピーダンス= $50\Omega$ 、Receiverの終端抵抗値= $50\Omega$ である。また、図51(a)は1.5V系のLSIから信号を送信する場合の等価回路を示し、図51(b)は1.2V系のLSIから信号を送信する場合の等価回路を示している。

#### [0008]

図51 (a) に示すように、1.5 V系のLSIから信号を送信する場合、出力信号のハイレベルVOH=1.24 V、出力信号のロウレベルVOL=0.1 7 Vとなり、VOHとVOLの中間値に設定される基準電圧Vrefは0.71 Vとなる。したがって、1.2 V系のLSIで信号を受信する場合の基準電圧Vrefは0.71 Vとなる。

### [0009]

一方、図51(b)に示すように、1.2 V系のLSIから信号を送信する場合、出力信号のハイレベルVOH=1.07 V、出力信号のロウレベルVOL=0.21 Vとなり、VOHとVOLの中間値に設定される基準電圧Vrefは0.64 Vとなる。したがって、1.5 V系のLSIで信号を受信する場合の基準電圧Vrefは0.64 Vとなる。

### [0010]

図52は、Driver及びReceiverをそれぞれ備え、異なる電源電圧で動作する半導体集積回路装置(1.5 V系LSIと1.2 V系LSI3)間を直接接続して信号を双方向に伝送する他の構成例を示している。通常、図52に示すような構成を採用するシステムも無いと思われるが、本発明の理解を助けるために示すものである。図中の四角はスイッチを示し、信号を送信するときにOFFさせる。図52はDriverがPush-pull接続されたpMOSトランジスタ及びnMOSトランジスタで構成され、Receiverでは終端抵抗を介して入力端が終端電圧VTTにプルアップされた構成である。また、図52では1.2 V電源で動作する1.2 V系LSIをさらに備え、1.2 V系LSI3と1.2 V系LSI間で信号が伝送される構成も示している。

#### [0011]

このような構成においても、信号を送受信する1.5 V系LSIと1.2 V系LSI3に供給される電源電圧(VDDQ)の値が異なるため、Receiverに供給される、入力電圧を判定するためのしきい値である基準電圧Vref及びVTTの値が異なっている。

#### $[0\ 0\ 1\ 2]$

図53は図52に示した信号伝送システムの具体例である。なお、図53は、

DriverがPush-pull接続された p M O S トランジスタ及び n M O S トランジスタで構成され、Receiverが終端抵抗を介して V T T にプルアップされ、Driverのオン抵抗=20 $\Omega$ 、伝送線路の特性インピーダンス=40 $\Omega$ 、Receiverの終端抵抗値=40 $\Omega$ である。また、図53(a)は1.5 V 系の L S I から信号を送信する場合の等価回路を示し、図53(b)は1.2 V 系の L S I 3 から信号を送信する場合の等価回路を示している。

# [0013]

図53 (a) に示すように、1.5 V系のLSIから信号を送信する場合、出力信号のハイレベルVOH=1.25 V、出力信号のロウレベルVOL=0.25 Vとなり、VOHとVOLの中間値に設定される基準電圧Vrefは0.75 Vとなる。したがって、1.2 V系のLSIで信号を受信する場合の基準電圧Vrefは0.75 Vとなる。

#### $[0\ 0\ 1\ 4]$

一方、図53(b)に示すように、1.2 V系のLSI3から信号を送信する場合、出力信号のハイレベルVOH=1.00 V、出力信号のロウレベルVOL=0.20 Vとなり、VOHとVOLの中間値に設定される基準電圧Vrefは0.60 Vとなる。したがって、1.5 V系のLSIで信号を受信する場合の基準電圧Vrefは0.60 Vとなる。

 $[0\ 0\ 1\ 5]$ 

【特許文献1】

特開平8-288828号

【特許文献 2】

特開平11-27134号

 $[0\ 0\ 1\ 6\ ]$ 

【発明が解決しようとする課題】

上述したような従来の信号伝送システムにおいては以下に記載するような問題がある。

 $[0\ 0\ 1\ 7]$ 

まず、図47に示した電圧変換LSIを有する構成では、電圧変換LSIによ

って信号の伝播速度が低下するためシステム性能が低下する問題がある。さらに、電圧変換LSIを用いることで部品点数が増大するためシステムのコストが上昇する。

### [0018]

また、図48に示した1.2 V系のLSIに1.5 V電源を供給できるようにする構成では、酸化膜を部分的に厚くする等の処置が必要になるため、LSIの製造プロセスが複雑になる問題がある。さらに、1.5 V電源を供給するための端子が必要になり、LSIのパッケージサイズや端子数の増大により、1.2 V系のLSIのコストが上昇する問題がある。

#### [0019]

また、図50に示した異なる電源電圧で動作する半導体集積回路装置間を直接接続して信号を双方向に伝送する構成では、2種類の基準電圧Vrefが必要になる。したがって、比較的高価な基準電圧発生回路が2種類必要であり、電位の異なる基準電圧の配線パターンも2種類必要になり、PCBの層数が増える可能性があるため、システムのコストが上昇する問題がある。また、基準電圧が2種類であるにもかかわらず、実際に供給する基準電圧Vrefをいずれか一方に限定すると、次のような問題が発生する。

#### [0020]

図51に示した例では、基準電圧Vrefとして0.71Vと0.64Vを用いているが、2つのLSIに供給する基準電圧Vrefを、例えば0.64Vにすると、1.5V系のLSIでは影響がないが、1.2V系のLSIでは基準電圧Vrefが低下することで図54に示すような影響を受ける。

#### $[0\ 0\ 2\ 1]$

すなわち、受信信号が立ち上がるときは0.71 Vの基準電圧Vref が供給されるときに比べて入力回路(Receiver)が速く反応するが、入力信号が立ち下がるときは0.71 Vの基準電圧Vref が供給されるときよりも遅くなる。そのため、入力回路でタイミングスキュー(Timing skew)が発生する。

#### [0022]

受信信号の立ち上がり時間 t R 及び立下り時間 t F をそれぞれ 2 5 0 p s 程度

とすると、タイミングスキューは33psとなる。この値は、1.6Gbps信号のEye window (Bit time) = 625psに対して5.2%に相当し、無視できない値となる。さらに、基準電圧Vrefが低下することで上記タイミングスキューが増大すると、誤動作の可能性も高くなる。

### [0023]

一方、図52に示した、異なる電源電圧で動作する半導体集積回路装置間を直接接続して信号を双方向に伝送する他の構成でも、2種類の基準電圧Vref及び終端電圧VTTが必要になる。したがって、基準電圧発生回路やVTT発生回路がそれぞれ2種類必要であり、電位の異なる基準電圧や終端電圧VTTの配線パターンも2種類必要になり、PCBの層数が増える可能性があるため、システムのコストが上昇する問題がある。

### $[0\ 0\ 2\ 4]$

また、基準電圧や終端電圧VTTが2種類であるにもかかわらず、実際に供給する基準電圧Vrefや終端電圧VTTをいずれか一方に限定すると、上記図51と同様の問題が発生する。

#### [0025]

本発明は上記したような従来の技術が有する問題点を解決するためになされた ものであり、異なる電源電圧で動作する半導体集積回路装置間のタイミングスキューを抑制すると共にコストの上昇を抑制した信号伝送システムを提供すること を目的とする。

# [0026]

#### 【課題を解決するための手段】

上記目的を達成するため本発明の信号伝送システムでは、異なる電源電圧で動作する半導体集積回路装置間を伝送線路である双方向バスを介して直接、接続する。このとき、ドライバはPush-pull型とし、受信側はCTT (Center Tapped Termination)終端とする。また、インピーダンス整合のために、終端抵抗Rtermeを伝送線路の特性インピーダンス 20 に合わせた場合、信号振幅確保のためにドライバのオン抵抗RonはRon会 20 とする。

#### [0027]

ドライバのオン抵抗Ronを伝送線路の特性インピーダンスに合わせた場合、信号振幅を確保するため、 $Rterm \ge Z0$ とする。

#### [0028]

また、電源の数を少なくするため、双方の半導体集積回路装置で用いる基準電圧 Vrefの値を一致させる。望ましくは、その値を0.25 (V1+V2) とし、基準電圧 Vrefを生成し易くする。ここで、V1、V2は半導体集積回路装置に供給する電源電圧 VDDQである。

### [0029]

そのために、オン抵抗Ronあるいは終端抵抗Rtermの値を所定の式にしたがって設定する。

### [0030]

また、基板構造の設計のし易さ、Signal integrityの観点から、伝送線路のリターン電流が流れるReferenceを両半導体集積回路装置で共通の接地電位(GND p lane)とする。なお、上記伝送信号は、Single-ended信号のみならず、Differential信号にも適用できる。Differential信号を伝送する時には、両方の信号をOD modeインピーダンスの 2 倍の抵抗値で結ぶBridge終端とすれば基準電圧 V r e f が不要となる。

### [0031]

また、本発明の他の信号伝送システムは、異なる電源電圧で動作する半導体集積回路装置間を伝送線路である双方向バスを介して直接、接続する。このとき、ドライバはPush-pull型とし、受信側はVTT終端とする。VTTの値は信号を送受信する2つの半導体集積回路装置に供給される電源電圧のうち、低い方の電源電圧VDDQ(低VDDQ)の1/2とする。これは、異なる電源電圧で動作する半導体集積回路装置に加えて、低VDDQで動作する半導体集積回路装置同士が双方向バスで接続される構成の場合に特に有効である。

#### [0032]

また、インピーダンス整合のために、終端抵抗Rtermを伝送線路の特性インピーダンスZOに合わせる。

#### [0033]

また、電源の数を少なくするため、双方の半導体集積回路装置で用いる基準電 EVrefの値を一致させる。望ましくは、その値を0.5 V2とし、基準電圧 Vrefを生成し易くする。ここで、V2は上記低VDDQである。

### [0034]

そのために、オン抵抗Ronの値を所定の式にしたがって設定する。

### [0035]

また、基板構造の設計のし易さ、Signal integrityの観点から、伝送線路のリターン電流が流れるReferenceを両半導体集積回路装置で共通の接地電位(GND p lane)とする。なお、上記伝送信号は、Single-ended信号のみならず、Differential信号にも適用できる。Differential信号を伝送する時には、両方の信号をOD D modeインピーダンスの 2 倍の抵抗値で結ぶBridge終端とすれば基準電圧 V r e f が不要となる。

### [0036]

本発明の信号伝送システムは、第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、

前記信号を双方向に伝送可能に前記第1の半導体集積回路装置と前記第2の半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ備える、前記第1の半導体集積回路装置においては前記第1の電源電圧が供給され、前記第2の半導体集積回路装置においては前記第2の電源電圧が供給されるPush-pull構成のドライバと、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ 備える、終端抵抗により信号受信端がCTT終端されたレシーバとを有し、

前記終端抵抗が前記特性インピーダンスと一致しているときは、前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ供給される前記信号の電圧を判定するためのしきい値である基準電圧が等しくなるように前記ドライバのオン抵抗が設定され、

前記ドライバのオン抵抗が前記特性インピーダンスと一致しているときは、前

記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ供給 される前記基準電圧が等しくなるように前記終端抵抗が設定された構成である。

#### [0037]

ここで、前記第1の電源電圧をV1、前記第2の電源電圧をV2、前記基準電圧をVrefとしたとき、

V r e f = 0. 25 (V 1 + V 2)

であってもよく、

前記第1の電源電圧と接地電位間に直列に挿入される、抵抗値が等しい第1の 抵抗器及び第2の抵抗器と、

前記第2の電源電圧と接地電位間に直列に挿入される、抵抗値が前記第1の抵抗器及び第2の抵抗器と等しい第3の抵抗器及び第4の抵抗器と、 を有し、

前記第1の抵抗器と第2の抵抗器の接続端、及び前記第3の抵抗器と第4の抵抗器の接続端が互いに接続され、該接続端から前記基準電圧が出力されてもよく

前記第1の電源電圧と接地電位間に直列に挿入される、抵抗値が等しい第1の 抵抗器及び第2の抵抗器と、

前記第2の電源電圧と接地電位間に直列に挿入される、抵抗値が前記第1の抵抗器及び第2の抵抗器と等しい第3の抵抗器及び第4の抵抗器と、

前記第1の抵抗器と第2の抵抗器の接続端、及び前記第3の抵抗器と第4の抵抗器の接続端間に直列に挿入される、抵抗値が前記第1の抵抗器、前記第2の抵抗器、前記第3の抵抗器及び前記第4の抵抗器と等しい第5の抵抗器及び第6の抵抗器と、

を有し、

前記第5の抵抗器と第6の抵抗器の接続端から前記基準電圧が出力されてもよい。

#### [0038]

また、本発明の他の信号伝送システムは、第1の電源電圧で動作する第1の半 導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第 2の半導体集積回路装置間で信号を送受信するための信号伝送システムであって

前記信号を双方向に伝送可能に前記第1の半導体集積回路装置と前記第2の半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ備える、前記第1の半導体集積回路装置においては前記第1の電源電圧が供給され、前記第2の半導体集積回路装置においては前記第2の電源電圧が供給されるPush-pull構成のドライバと、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ備える、前記第2の電源電圧の1/2の電圧が終端電圧として供給され、抵抗値が前記特性インピーダンスに等しい終端抵抗により信号受信端がVTT終端されたレシーバとを有し、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ 供給される前記信号の電圧を判定するためのしきい値である基準電圧が等しくな るように前記ドライバのオン抵抗が設定された構成であり、

前記第2の電源電圧をV2、前記基準電圧をVrefとしたとき、

V r e f = 0.5 V 2

となる構成である。

#### [0039]

または、第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、

前記信号を双方向に伝送可能に前記第1の半導体集積回路装置と前記第2の半 導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ備える、前記第1の半導体集積回路装置においては前記第1の電源電圧が供給され、前記第2の半導体集積回路装置においては前記第2の電源電圧が供給されるPush-pull構成のドライバと、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ

備える、前記第1の半導体集積回路装置においては前記第2の電源電圧の1/2 の電圧が終端電圧として供給され、前記第2の半導体集積回路装置においては前 記第1の電源電圧の1/2の電圧が終端電圧として供給される、終端抵抗により 信号受信端がVTT終端されたレシーバとを有し、

前記終端抵抗が前記特性インピーダンスと一致しているときは、前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ供給される前記信号の電圧を判定するためのしきい値である基準電圧が等しくなるように前記ドライバのオン抵抗が設定され、

前記ドライバのオン抵抗が前記特性インピーダンスと一致しているときは、前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ供給される前記基準電圧が等しくなるように前記終端抵抗が設定された構成であり、

前記第1の電源電圧をV1、前記第2の電源電圧をV2、前記基準電圧をVrefとしたとき、

V r e f = 0. 25 (V 1 + V 2)

となる構成である。

# [0040]

または、第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、

前記信号を双方向に伝送可能に前記第1の半導体集積回路装置と前記第2の半 導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ備える、前記第1の半導体集積回路装置においては前記第1の電源電圧が供給され、前記第2の半導体集積回路装置においては前記第2の電源電圧が供給されるPush-pull構成のドライバと、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ備える、前記第1の半導体集積回路装置においては前記第2の電源電圧の1/2の電圧が終端電圧として供給され、前記第2の半導体集積回路装置においては前記第1の電源電圧の1/2の電圧が終端電圧として供給される、抵抗値が前記特

性インピーダンスに等しい終端抵抗により信号受信端がVTT終端されたレシー バとを有し、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ 供給される前記信号の電圧を判定するためのしきい値である基準電圧が等しくな るように前記ドライバのオン抵抗が設定された構成である。

### [0041]

または、第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、

前記信号を双方向に伝送可能に前記第1の半導体集積回路装置と前記第2の半 導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ備える、前記第1の半導体集積回路装置においては前記第1の電源電圧が供給され、前記第2の半導体集積回路装置においては前記第2の電源電圧が供給されるPush-pull構成のドライバと、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ備える、前記第1の電源電圧の1/2の電圧が終端電圧として供給され、抵抗値が前記特性インピーダンスに等しい終端抵抗により信号受信端がVTT終端されたレシーバとを有し、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ 供給される前記信号の電圧を判定するためのしきい値である基準電圧が等しくな るように前記ドライバのオン抵抗が設定された構成であり、

前記第1の電源電圧をV1、前記基準電圧をVrefとしたとき、

V r e f = 0.5 V 1

となる構成である。

#### [0042]

または、第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、

前記信号を双方向に伝送可能に前記第1の半導体集積回路装置と前記第2の半 導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ備える、Open drain構成のドライバと、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ備える、前記第1の半導体集積回路装置においては前記第2の電源電圧が終端電圧として供給され、前記第2の半導体集積回路装置においては前記第1の電源電圧が終端電圧として供給される、抵抗値が前記特性インピーダンスに等しい終端抵抗により信号受信端がVTT終端されたレシーバとを有し、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ 供給される前記信号の電圧を判定するためのしきい値である基準電圧が等しくな るように前記ドライバのオン抵抗が設定された構成である。

### [0043]

または、第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、

前記信号を双方向に伝送可能に前記第1の半導体集積回路装置と前記第2の半 導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ 備える、Open drain構成のドライバと、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ備える、前記第1の半導体集積回路装置においては前記第2の電源電圧が終端電圧として供給され、前記第2の半導体集積回路装置においては前記第1の電源電圧が終端電圧として供給される、抵抗値が前記特性インピーダンスに等しい終端抵抗により信号受信端がVTT終端されたレシーバとを有し、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ 供給される前記信号の電圧を判定するためのしきい値である基準電圧が、前記第 1の電源電圧または前記第2の電源電圧のいずれか一方の分数値に等しくなるよ うに前記ドライバのオン抵抗が設定された構成である。

#### [0044]

または、第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、

前記信号を双方向に伝送可能に前記第1の半導体集積回路装置と前記第2の半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ備える、Open drain構成のドライバと、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ備える、前記第1の半導体集積回路装置においては前記第2の電源電圧が終端電圧として供給され、前記第2の半導体集積回路装置においては前記第1の電源電圧が終端電圧として供給される、終端抵抗により信号受信端がVTT終端されたレシーバとを有し、

前記終端抵抗が前記特性インピーダンスと一致しているときは、前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ供給される前記信号の電圧を判定するためのしきい値である基準電圧が等しくなるように前記ドライバのオン抵抗が設定され、

前記ドライバのオン抵抗が前記特性インピーダンスと一致しているときは、前 記第1の半導体集積回路装置及び前記第2の半導体集積回路装置にそれぞれ供給 される前記基準電圧が等しくなるように前記終端抵抗が設定された構成である。

### [0045]

ここで、前記第1の電源電圧をV1、前記第2の電源電圧をV2、前記基準電圧をVrefとしたとき、

Vref=(V1+V2)/3 であってもよく、

前記第1の電源電圧と一端が接続される第1の抵抗器と、

前記第1の抵抗器の他端と一端が接続され、他端が接地電位に接続される、抵抗値が前記第1の抵抗器の2倍の第2の抵抗器と、

前記第2の電源電圧と一端が接続される第3の抵抗器と、

前記第3の抵抗器の他端と一端が接続され、他端が接地電位に接続される、抵抗値が前記第3の抵抗器の2倍の第4の抵抗器と、 を有し、

前記第1の抵抗器と第2の抵抗器の接続端、及び前記第3の抵抗器と第4の抵抗器の接続端が互いに接続され、該接続端から前記基準電圧が出力されてもよく

前記第1の電源電圧と一端が接続される第1の抵抗器と、

前記第1の抵抗器の他端と一端が接続され、他端が接地電位に接続される、抵抗値が前記第1の抵抗器の2倍の第2の抵抗器と、

前記第2の電源電圧と一端が接続される第3の抵抗器と、

前記第3の抵抗器の他端と一端が接続され、他端が接地電位に接続される、抵抗値が前記第3の抵抗器の2倍の第4の抵抗器と、

前記第1の抵抗器と第2の抵抗器の接続端、及び前記第3の抵抗器と第4の抵抗器の接続端間に直列に挿入される、抵抗値が前記第1の抵抗器及び前記第3の抵抗器と等しい第5の抵抗器及び第6の抵抗器と、

前記第5の抵抗器と第6の抵抗器の接続端から前記基準電圧が出力されてもよい。

#### [0046]

を有し、

また、本発明の他の信号伝送システムは、第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間でDifferential信号を送受信するための信号伝送システムであって、

前記信号を双方向に伝送可能に前記第1の半導体集積回路装置と前記第2の半導体集積回路装置間を接続する所定のODD mode特性インピーダンスを備えた伝送線路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ 備える、前記第1の半導体集積回路装置においては前記第1の電源電圧が供給され、前記第2の半導体集積回路装置においては前記第2の電源電圧が供給される Push-pull構成のドライバと、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ備える、抵抗値が前記ODD mode特性インピーダンスに等しい終端抵抗により前記 Differential信号のTrue信号とBar信号が接続され、信号受信端がBridge終端されたレシーバと、

を有する構成である。

#### [0047]

または、第1の電源電圧で動作する第1の半導体集積回路装置と前記第1の電源電圧よりも低い第2の電源電圧で動作する第2の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、

前記信号を双方向に伝送可能に前記第1の半導体集積回路装置と前記第2の半 導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ備える、前記第1の半導体集積回路装置においては前記第1の電源電圧が供給され、前記第2の半導体集積回路装置においては前記第2の電源電圧が供給されるPush-pull構成のドライバと、

前記第1の半導体集積回路装置及び前記第2の半導体集積回路装置がそれぞれ 備える、終端抵抗により信号受信端がCTT終端されたレシーバとを有し、

前記終端抵抗が前記特性インピーダンスと一致しているときは、前記第1の半導体集積回路装置に供給される前記信号の電圧を判定するためのしきい値である 基準電圧が前記第1の電源電圧の1/2の値に等しくなり、前記第2の半導体集 積回路装置に供給される前記基準電圧が前記第2の電源電圧の1/2の値に等し くなるように前記ドライバのオン抵抗が設定され、

前記ドライバのオン抵抗が前記特性インピーダンスと一致しているときは、前記第1の半導体集積回路装置に供給される前記基準電圧が前記第1の電源電圧の1/2の値に等しくなり、前記第2の半導体集積回路装置に供給される前記基準電圧が前記第2の電源電圧の1/2の値に等しくなるように前記終端抵抗が設定された構成である。

#### [0048]

上記信号伝送システムは、いずれも前記伝送線路を流れる前記信号のリターン 電流が流れる経路となる、前記第1の半導体集積回路装置及び第2の半導体集積 回路装置で共通に用いられる接地電位を供給するためのパターンを有していても よい。

### [0049]

また、本発明の他の信号伝送システムは、第1の電源電圧、及び前記第1の電源電圧よりも低い第2の電源電圧で動作する3つ以上の半導体集積回路装置間で信号を送受信するための信号伝送システムであって、

前記信号を双方向に伝送可能に前記半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、

前記半導体集積回路装置がそれぞれ備えるドライバ回路と、

前記半導体集積回路装置がそれぞれ備える、終端抵抗により信号受信端がCT T終端されたレシーバとを有し、

前記3つ以上の半導体集積回路装置のうち、少なくとも1つはPush-pull構成のドライバであり、

前記終端抵抗が前記特性インピーダンスと一致しているときは、前記半導体集 積回路装置に供給される前記信号の電圧を判定するためのしきい値である基準電 圧が2種類以下になるように前記ドライバのオン抵抗が設定され、

前記ドライバのオン抵抗が前記特性インピーダンスと一致しているときは、前 記半導体集積回路装置に供給される前記基準電圧が2種類以下になるように前記 終端抵抗が設定された構成である。

#### $[0\ 0\ 5\ 0]$

または、第1の電源電圧、及び前記第1の電源電圧よりも低い第2の電源電圧 で動作する3つ以上の半導体集積回路装置間で信号を送受信するための信号伝送 システムであって、

前記信号を双方向に伝送可能に前記半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、

前記半導体集積回路装置がそれぞれ備えるドライバ回路と、

前記半導体集積回路装置がそれぞれ備える、前記信号の送受信相手の半導体集

積回路装置に供給される電源電圧と等しい終端電圧が供給される終端抵抗により 信号受信端がVTT終端されたレシーバとを有し、

前記3つ以上の半導体集積回路装置のうち、少なくとも1つはOpen drain構成のドライバであり、

前記半導体集積回路装置に供給される前記信号の電圧を判定するためのしきい 値である基準電圧が1種類以下になるように前記ドライバのオン抵抗が設定され た構成である。

### [0 0 5 1]

または、第1の電源電圧、及び前記第1の電源電圧よりも低い第2の電源電圧 で動作する3つ以上の半導体集積回路装置間で信号を送受信するための信号伝送 システムであって、

前記信号を双方向に伝送可能に前記半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、

前記半導体集積回路装置がそれぞれ備えるドライバ回路と、

前記半導体集積回路装置がそれぞれ備える、前記第1の電源電圧の1/2の電圧または前記第2の電源電圧の1/2の電圧のいずれか一方が終端電圧として供給され、抵抗値が前記特性インピーダンスに等しい終端抵抗により信号受信端が VTT終端されたレシーバとを有し、

前記3つ以上の半導体集積回路装置のうち、少なくとも1つはPush-pull構成のドライバであり、

前記半導体集積回路装置に供給される前記信号の電圧を判定するためのしきい 値である基準電圧が1種類以下になるように前記ドライバのオン抵抗が設定され た構成である。

# [0052]

または、第1の電源電圧、及び前記第1の電源電圧よりも低い第2の電源電圧で動作する3つ以上の半導体集積回路装置を備え、少なくとも異なる電源電圧で動作する半導体集積回路装置間でDifferential信号を送受信するための信号伝送システムであって、

前記信号を双方向に伝送可能に前記半導体集積回路装置間を接続する所定の特

性インピーダンスを備えた伝送線路と、

前記半導体集積回路装置がそれぞれ備えるドライバ回路と、

前記半導体集積回路装置がそれぞれ備える、終端抵抗により信号受信端が終端 されたレシーバとを有し、

前記Differential信号が送受信される半導体集積回路装置はPush-pull構成のドライバであり、

前記Differential信号が送受信される半導体集積回路装置は、抵抗値が前記伝送線路のODD mode特性インピーダンスに等しい終端抵抗により前記Differential 信号のTrue信号とBar信号が接続され、信号受信端がBridge終端されたレシーバであり、

前記半導体集積回路装置に供給される前記信号の電圧を判定するためのしきい値である基準電圧が1種類以下になるように前記ドライバのオン抵抗が設定された構成である。

#### [0053]

上記信号伝送システムは、いずれも前記伝送線路を流れる前記信号のリターン 電流が流れる経路となる、前記半導体集積回路装置でそれれぞれ共通に用いられ る接地電位を供給するためのパターンを有していてもよい。

#### $[0\ 0\ 5\ 4]$

(作用)

上記のように構成された信号伝送システムでは、電圧変換用の半導体集積回路 装置が不要となり、半導体集積回路装置に供給する電源電圧の種類の増加を防止 できる。

#### [0055]

また、終端抵抗Rtermあるいはオン抵抗Ronを伝送線路の特性インピーダンスに合わせ、かつ伝送線路のReferenceを各半導体集積回路装置に共通な接地電位とするため、Signal integrityよく信号を伝送することができる。また、各半導体集積回路装置で用いる基準電圧の値を同一にするため、電源の種類を低減でき、かつプリント基板の層数を低減できる。また、常に最適な基準電圧の値を用いることができるので、入力回路部でのTiming skewを小さくできる。

#### [0056]

さらに、基準電圧の値を生成し易い値、例えば 0.25 (V1+V2)等に設 定しているので、基準電圧の生成が容易である。

### [0057]

また、Differential信号を伝送する時に受信側にBridge終端を用いると、基準 電圧が不要になるため、基準電圧に対する従来のような配慮が不要となる。

### [0058]

#### 【発明の実施の形態】

次に本発明について図面を参照して説明する。

### [0059]

(第1の実施の形態)

図1は本発明の信号伝送システムの第1の実施の形態の構成を示すブロック図である。

#### [0060]

図1に示すように、第1の実施の形態の信号伝送システムは、1.5 V系の半導体集積回路装置(LSI)1と1.2 V系の半導体集積回路装置(LSI)2 とが伝送線路である双方向バス3で直接接続された構成である。1.5 V系のLSI1は、ドライバ(D)4、レシーバ(R)5、CTT終端を形成する抵抗器8a、8b、及びスイッチ10a、10bを有する構成である。1.2 V系のLSI2は、ドライバ(D)6、レシーバ(R)7、CTT終端を形成する抵抗器9a、9b、及びスイッチ11a、11bを有する構成である。また、本実施形態の信号伝送システムでは、1.5 V系のLSI1と1.2 V系のLSI2とにそれぞれ共通の基準電圧Vrefを供給にする。

#### $[0\ 0\ 6\ 1]$

このような構成において、1.5 V系のLSI1から1.2 V系のLSI2へ信号を送信する場合は、1.2 V系のLSI2のドライバ6 の出力をハイインピーダンス(High impedance)状態に設定し、1.5 V系のLSI1のスイッチ10a、10 bをそれぞれOFFにする。逆に、1.2 V系のLSI2から1.5 V系のLSI1へ信号を送信する場合は、1.5 V系のLSI1のドライバ4の

出力をハイインピーダンス状態に設定し、1.2 V系のLSI2のスイッチ11 a、11 bをそれぞれOFFにする。そして、1.2 V系のLSI2から1.5 V系のLSI1へ信号を送信するときに参照する基準電圧Vref1と、1.5 V系のLSI1から1.2 V系のLSI2へ信号を送信するときに参照する基準電圧Vref2とを一致させる。具体的にはVref1=Vref2=0.25 (V1+V2)に設定する。ここで、V1は、2つのLSIに供給する電源電圧VDDQのうち、高い方の電源電圧VDDQ(図1では1.5 V)であり、V2 は低い方の電源電圧VDDQ(図1では1.2 V)である。したがって、基準電圧Vref1=Vref2=0.675 Vとなる。

# [0062]

#### [0063]

なお、図1ではSingle-ended信号を送受信する構成例を示しているが、Differ ential信号を送受信する構成でもよい。その場合、図1に示す構成要素をそれぞれ2倍にしてTrue用とBar用に用いればよい。また、後述するように、True信号とBar信号間はBridge終端にしてもよい。

#### $[0\ 0\ 6\ 4]$

以下、Single-ended信号を送受信する場合を例にして、本実施形態の信号伝送システムの実施例について説明する。

#### [0065]

図2は、図1に示した第1の実施の形態を実現する、信号伝送システムの第1 実施例の構成を示す回路図である。図2 (a) は1.5 V系のLSI1から1. 2 V系のLSI 2 へ信号を送信する場合の等価回路を示し、図2 (b) は1.2 V系のLSI 2 から1.5 V系のLSI 1 へ信号を送信する場合の等価回路を示している。

### [0066]

また、図2では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器8a、8b、9a、9bの値に含めて記載している。

# [0067]

### [0068]

第1実施例の信号伝送システムは、1.5 V系のLSI1から信号を送信する場合、信号受信側のCTT終端を形成する抵抗器 9 a 及び 9 b の値を 2 Z 0 = 8 0  $\Omega$ に設定する。終端抵抗の値は抵抗器 9 a と 9 b の並列値に等しく、 4 0  $\Omega$  になるため、双方向バス 3 とインピーダンスが整合される。

# [0069]

また、ドライバを構成する n M O S トランジスタのオン抵抗を双方向バス 3 の特性インピーダンス以下の値、例えば 2 0  $\Omega$ に設定し、 p M O S トランジスタのオン抵抗を 2 5. 4 5  $\Omega$ に設定する。このようにすると、 V O H 2 = 1. 15 V 、 V O L 2 = 0. 2 V となり、基準電圧 V r e f 2 = 0. 6 7 5 V となる。この場合、基準電圧 V r e f 2 に対する信号振幅値  $\Delta$  は 0. 4 7 5 V となるため、信号振幅値を充分に確保することができる。

### [0070]

一方、1.2 V系のLSI2から信号を送信する場合、信号受信側のCTT終端を形成する抵抗器 8 a 及び 8 b の値を 2 Z 0 = 8 0  $\Omega$  に設定する。終端抵抗の値は抵抗器 8 a と 8 b の並列値に等しく、4 0  $\Omega$  になるため、双方向バス 3 と 4

ンピーダンスが整合される。

# [0071]

また、ドライバを構成する p M O S トランジスタのオン抵抗を双方向バス 3 の特性インピーダンス以下の値、例えば 2 0  $\Omega$ に設定し、 n M O S トランジスタのオン抵抗を 2 6.6 7  $\Omega$ に設定する。このようにすると、 V O H 1 = 1.0 5 V、 V O L 1 = 0.3 V となり、基準電圧 V r e f 1 = 0.6 7 5 V であるため上記 V r e f 2 の値に一致する。また、基準電圧 V r e f に対する信号振幅値  $\Delta$  は 0.3 7 5 V となるため、信号振幅値を充分に確保することができる。

### [0072]

また、双方向バス3上を流れる信号のリターン電流の経路(Reference)を、1.5V系のLSI1と1.2V系のLSI2とに共通な接地電位(GND)にするとプリント基板の設計が容易になる。なお、電源電圧VDDQをReferenceとする場合、1.5V電源と1.2V電源とをそれぞれReferenceとして用いる必要があるため、配線の引き回しが困難になる問題やプリント基板の層数が増加する問題が発生する。したがって、双方向バス3を流れる信号のリターン電流の経路(Reference)は接地電位(GND)であることが好ましい。

## [0073]

このように、CTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンス Z 0 に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。また、電源電圧 V D D Q は 2 種類、基準電圧 V r e f は 1 種類で済む。さらに、基準電圧 V r e f を 0.25 (V 1 + V 2) に設定しているので、基準電圧 V r e f を 容易に生成できる。したがって、システムのコストを低減できる。また、基準電圧 V r e f の値が、電源電圧 V D D Q の 1 / 2 の値から大きくずれていないので、各ドライバの p M O S トランジスタ及び n M O S トランジスタのドレインーソース間に充分な電位が印加され、 p M O S トランジスタ及び n M O S トランジスタを効率的に動作させることが可能であり、入出力容量も低減できるため、高速動作が要求される回路に用いて好適である。

## [0074]

なお、1.5 V系のLSI1と1.2 V系LSI2の組合せとしては、DRAMとBuffer、BufferとChipset、DRAMとChipset等が考えられる。また、1.5 V系のLSI1と1.2 V系LSI2とはDIMM(Dual In-line Memory Module)やPCBに搭載されていてもよく、一方のLSIがDIMMに搭載され、他方のLSIがPCBやマザーボードに搭載されてもよく、様々な場合が考えられる。また、図2では、終端に用いる抵抗器として、LSI内に配置されるOnDie Terminationを例示しているが、終端用の抵抗器はLSIに外付けされていてもよい。さらに、図2では双方向バスを用いてLSIどうしをPoint to Pointで接続する構成を示しているが、伝送線路の途中に複数のLSIが接続されるFlyby(あるいは、Daisy chainとも呼ばれる)バス構成、あるいはバスの途中に複数のスタブを備え、該スタブにそれぞれLSIが接続される構成にも適用できる。これらのことは、以下の例でも同様である。

# [0075]

図3は図2に示した信号伝送システムで用いる基準電圧を発生する回路の一構成例を示す回路図である。

# [0076]

図3に示す回路は基準電圧Vrefとして、Vref=0.25(V1+V2)を生成する回路であり、図3(a)は同じ値の4つの抵抗器Rを用いて基準電圧Vrefを発生させる例、図3(b)は同じ値の6つの抵抗器Rを用いて基準電圧Vrefを発生させる例である。各抵抗器Rは、その値のバラツキ傾向によって使い分けることが可能である。このような簡単な構成で基準電圧Vrefの値を発生することができる。

# [0077]

図4に図2に示した第1実施例の信号伝送システムを一般化した回路を示す。

#### [0078]

図4 (a) は電源電圧VDDQ=V1系のLSI1から電源電圧VDDQ=V2系のLSI2へ信号を送信する場合の等価回路を示し、図4 (b) はV2系の LSI2からV1系のLSI1へ信号を送信する場合の等価回路を示している。

## [0079]

なお、図4では、V1>V2である。また、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は終端抵抗を形成する各抵抗器の値に含めて記載している。

### [0080]

また、信号を送信するドライバはPush-pull接続されたpMOSトランジスタ 及びnMOSトランジスタで構成され、伝送線路である双方向バス3の特性イン ピーダンスは20である。信号を受信するReceiverはCTT終端されている。

# [0081]

まず、V1系のLSI1から信号を送信する場合、信号受信側のCTT終端を 形成する抵抗器9a及び9bの値を2Z0に設定する。終端抵抗の値は抵抗器9 aと9bの並列値に等しいため、双方向バス3とインピーダンスが整合される。

### [0082]

また、ドライバを構成する n MOSトランジスタ4 b のオン抵抗を双方向バス 3 の特性インピーダンス以下の値、ここでは R  $\Omega$  に設定し、基準電圧 V r e f = 0. 2 5 (V1+V2) となるように p MOSトランジスタ4 a のオン抵抗を R 1  $\Omega$  に設定する。このとき、R 1 U

R1=Z0(V2・Z0-V1・R-V1・Z0)/(V2・R-V1・Z0-V1・R) となる。

## [0083]

また、伝送信号のハイレベルVOH2、ロウレベルVOL2は、

VOH2=(V1-0.5V2)ZO/(R1+ZO) + 0.5V2

 $VOL2=0.5V2 \cdot R/(Z0+R)$ 

である。

#### [0084]

一方、V2系のLSI2から信号を送信する場合、信号受信側のCTT終端を 形成する抵抗器8a及び8bの値を上記と同様に2Z0に設定する。終端抵抗の 値は抵抗器8aと8bの並列値に等しいため、双方向バス3とインピーダンスが 整合される。

## [0085]

また、ドライバを構成する p M O S トランジスタ 6 a のオン抵抗を双方向バス 3 の特性インピーダンス以下の値、ここではR 3  $\Omega$ に設定し、V r e f = 0. 2 5 (V 1 + V 2) となるように n M O S トランジスタ 6 b のオン抵抗をR 2  $\Omega$ に 設定する。このとき、R 2 は、

R2=Z0(V1・Z0+V2・R3-V2・Z0)/(V1・R3+V2・Z0-V2・R3) となる。

# [0086]

また、伝送信号のハイレベルVOH1、ロウレベルVOL1は、

VOH1 = (V2 - 0.5V1) ZO/(R3 + ZO) + 0.5V1

 $VOL1=0.5V1 \cdot R2/(Z0+R2)$ 

である。

# [0087]

また、双方向バス3上を流れる信号のリターン電流の経路(Reference)を、V1系のLSI1とV2系のLSI2とに共通な接地電位(GND)にするとプリント基板の設計が容易になる。なお、電源電圧VDDQをReferenceとする場合、V1電源とV2電源とをそれぞれReferenceとして用いる必要があるため、配線の引き回しが困難になる問題やプリント基板の層数が増加する問題が発生する。したがって、双方向バス3を流れる信号のリターン電流の経路(Reference)は接地電位(GND)であることが好ましい。この点は、以下の例でも同様であるので、以下省略する。

#### [0088]

このように、CTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンスZ0に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。また、電源電圧VDDQは2種類、基準電圧Vrefは1種類で済む。さらに、基準電圧Vrefを0.25(V1+V2)に設定しているので、基準電圧Vrefを容易に生成できる。したがって、システムのコストを低減できる。また、基準電圧Vrefの値が、電源電圧VDDQの1/2の値から大きくずれていないので、各

ドライバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に充分な電位が印加され、pMOSトランジスタ及びnMOSトランジスタを効率的に動作させることが可能であり、入出力容量も低減できるため、高速動作が要求される回路に用いて好適である。

# [0089]

図5は、図1に示した第1の実施の形態を実現する、信号伝送システムの第2 実施例の構成を示す回路図である。なお、図5 (a) は1.5 V系のLSI1から1.2 V系のLSI2へ信号を送信する場合の等価回路を示し、図2 (b) は1.2 V系のLSI2から1.5 V系のLSI1へ信号を送信する場合の等価回路を示している。

# [0090]

また、図5では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器8a、8b、9a、9bの値に含めて記載している。

#### $[0\ 0\ 9\ 1]$

### [0092]

第2実施例の信号伝送システムは、1.5 V系のLSI1から信号を送信する場合、ドライバを構成する p MOSトランジスタ4 a のオン抵抗及び n MOSトランジスタ4 b のオン抵抗を双方向バス3 の特性インピーダンスに合わせてそれぞれ40  $\Omega$ に設定する。そのため、本実施例ではドライバのオン抵抗と双方向バス3とがインピーダンス整合される。

### [0093]

また、受信側を終端する抵抗器 9 a の値を双方向バス 3 の特性インピーダンスの 2 倍以上の値、例えば 1 2 0  $\Omega$ に設定し、抵抗器 9 b の値を 1 0 8  $\Omega$ に設定す

る。このように設定すると、VOH2=1. 115V、VOL2=0. 235V となり、基準電圧Vref2=0. 675Vとなる。この場合、基準電圧Vref2 に対する信号振幅値  $\Delta$  は 0. 44Vとなるため、信号振幅値を充分に確保することができる。

# [0094]

一方、1.2 V系のLSI2から信号を送信する場合、ドライバを構成する p MOSトランジスタ 6 a のオン抵抗及び n MOSトランジスタ 6 b のオン抵抗を 双方向バス3の特性インピーダンスに合わせてそれぞれ 4 0  $\Omega$  に設定する。その ため、本実施例ではドライバのオン抵抗と双方向バス3とがインピーダンス整合 される。

# [0095]

# [0096]

このように、CTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンスZ0に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。また、電源電圧VDDQは2種類、基準電圧Vrefは1種類で済む。さらに、基準電圧Vrefを容易に生成できる。したがって、システムのコストを低減できる。また、基準電圧Vrefを容易に生成できる。したがって、システムのコストを低減できる。また、基準電圧Vrefの値が、電源電圧VDDQの1/2の値から大きくずれていないので、各ドライバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に充分な電位が印加され、pMOSトランジスタ及びnMOSトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。

#### [0097]

図6に図5に示した第2実施例の信号伝送システムを一般化した回路を示す。

## [0098]

図6 (a) は電源電圧VDDQ=V1系のLSI1から電源電圧VDDQ=V 2系のLSI2へ信号を送信する場合の等価回路を示し、図6 (b) はV2系の LSI2からV1系のLSI1へ信号を送信する場合の等価回路を示している。

# [0099]

なお、図6では、V1>V2である。また、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は終端抵抗を形成する各抵抗器の値に含めて記載している。

# [0100]

また、信号を送信するドライバはPush-pull接続されたpMOSトランジスタ 及びnMOSトランジスタで構成され、伝送線路である双方向バス3の特性イン ピーダンスは20である。信号を受信するReceiverはCTT終端されている。

# [0101]

まず、V1系のLSI1から信号を送信する場合、ドライバを構成するpMOSトランジスタ4aのオン抵抗及びnMOSトランジスタ4bのオン抵抗を双方向バス3の特性インピーダンスに合わせてそれぞれZ0に設定する。そのため、本実施例ではドライバのオン抵抗と双方向バス3とがインピーダンス整合される

### [0102]

また、受信側を終端する抵抗器 9 a の値を双方向バス 3 の特性インピーダンスの 2 倍以上の値、ここでは R  $\Omega$  に設定し、基準電圧 V r e f = 0. 2 5 (V 1 + V 2) となるように抵抗器 9 b の値を R 2  $\Omega$  に設定する。このとき、 R 2 は、

R2=R・Z0(V1+V2)/(V1・R+3V2・Z0-V1・Z0-V2・R) となる。

### [0103]

また、伝送信号のハイレベルVOH2、ロウレベルVOL2は、 VOH2=(R·R2·V1+R2·Z0·V2)/(Z0·R+R·R2+R2·Z0)  $VOL2=R2 \cdot Z0 \cdot V2/(Z0 \cdot R2+R \cdot R2+R \cdot Z0)$  である。

### [0104]

一方、V2系のLSI2から信号を送信する場合、ドライバを構成するpMOSトランジスタ6aのオン抵抗及びnMOSトランジスタ6bのオン抵抗を双方向バス3の特性インピーダンスに合わせてそれぞれ20に設定する。そのため、本実施例ではドライバのオン抵抗と双方向バス3とがインピーダンス整合される

### [0105]

また、受信側を終端する抵抗器 8 b の値を双方向バス 3 の特性インピーダンスの 2 倍以上の値、ここでは R 3  $\Omega$  に設定し、基準電圧 V r e f = 0. 2 5 (V 1 + V 2) となるように抵抗器 8 a の値を R 1  $\Omega$  に設定する。このとき、 R 1 は、 R1=R3・Z0(3V1-V2)/(V1・R3+V1・Z0-V2・R3+V2・Z0) となる。

### [0106]

また、伝送信号のハイレベルVOH1、ロウレベルVOL1は、VOH1=(R3・R1・V2+R3・Z0・V1)/(Z0・R1+R3・R1+R3・Z0) VOL1=R3・Z0・V1/(Z0・R1+R3・R1+R3・Z0) である。

### $[0\ 1\ 0\ 7]$

このように、CTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンスZOに対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。また、電源電圧VDDQは2種類、基準電圧Vrefは1種類で済む。さらに、基準電圧Vrefを0.25(V1+V2)に設定しているので、基準電圧Vrefを容易に生成できる。したがって、システムのコストを低減できる。また、基準電圧Vrefの値が、電源電圧VDDQの1/2の値から大きくずれていないので、各ドライバのpMOSトランジスタ及びnMOSトランジスタを間に充分な電位が印加され、pMOSトランジスタ及びnMOSトランジスタを

効率的に動作させることが可能であり、入出力容量も低減できるため、高速動作が要求される回路に用いて好適である。

### [0108]

図7は、図1に示した第1の実施の形態を実現する、信号伝送システムの第3 実施例の構成を示す回路図である。なお、図7(a)は1.5 V系のLSI1から1.2 V系のLSI2へ信号を送信する場合の等価回路を示し、図7(b)は1.2 V系のLSI2から1.5 V系のLSI1へ信号を送信する場合の等価回路を示している。

# [0109]

また、図7では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器8a、8b、9a、9bの値に含めて記載している。

# [0110]

#### $[0\ 1\ 1\ 1]$

第3実施例の信号伝送システムは、1.5 V系のLSI1から信号を送信する場合、ドライバを構成するpMOSトランジスタ4aのオン抵抗及びnMOSトランジスタ4bのオン抵抗を双方向バス3の特性インピーダンスに合わせてそれぞれ40 $\Omega$ に設定する。また、受信側を終端する抵抗器9a、9bの値をそれぞれ双方向バス3の特性インピーダンスの2倍の値、ここでは80 $\Omega$ に設定する。この場合、ドライバのオン抵抗と終端抵抗の両方が双方向バス3にインピーダンス整合される。このように設定すると、VOH2=1.05 V、VOL2=0.30 Vとなり、基準電圧Vref2=0.675 Vとなる。この場合、基準電圧 Vref2に対する信号振幅値 $\Delta$ は0.375 Vとなるため、信号振幅値を充分に確保することができる。

# [0112]

一方、1.2 V系のLSI 2 から信号を送信する場合、ドライバを構成する p MOSトランジスタ 6 a のオン抵抗及び n MOSトランジスタ 6 b のオン抵抗を 双方向バス 3 の特性インピーダンスに合わせてそれぞれ 4 0  $\Omega$  に設定する。また、受信側を終端する抵抗器 8 a、 8 b の値をそれぞれ双方向バス 3 の特性インピーダンスの 2 倍の値、ここでは 8 0  $\Omega$  に設定する。この場合、ドライバのオン抵抗と終端抵抗の両方が双方向バス 3 にインピーダンス整合される。このように設定すると、VOH1=0.975 V 、VOL1=0.375 V となり、基準電圧 V ref 1=0.675 V となる。この場合、基準電圧 V ref 1=0.675 V となるため、信号振幅値を充分に確保することができる。

# [0113]

このように、CTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンス Z 0 に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。本実施例では、各ドライバのオン抵抗及び各終端抵抗の値がそれぞれ伝送線路と整合しているので、特にSignal integrityが優れている。また、電源電圧 V D D Q は 2 種類、基準電圧 V r e f は 1 種類で済む。さらに、基準電圧 V r e f を 0.25 (V 1+V2)に設定しているので、基準電圧 V r e f を容易に生成できる。したがって、システムのコストを低減できる。また、基準電圧 V r e f の値が、電源電圧 V D D Q の 1 / 2 の値から大きくずれていないので、各ドライバの p M O S トランジスタ及び n M O S トランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。

#### [0114]

図8に図7に示した第3実施例の信号伝送システムを一般化した回路を示す。

### [0115]

図8 (a) は電源電圧VDDQ=V1系のLSI1から電源電圧VDDQ=V 2系のLSI2へ信号を送信する場合の等価回路を示し、図8 (b) はV2系の LSI2からV1系のLSI1へ信号を送信する場合の等価回路を示している。

## [0116]

なお、図8では、V1>V2である。また、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は終端抵抗を形成する各抵抗器の値に含めて記載している。

### [0117]

また、信号を送信するドライバはPush-pull接続されたpMOSトランジスタ 及びnMOSトランジスタで構成され、伝送線路である双方向バス3の特性イン ピーダンスは20である。信号を受信するReceiverはCTT終端されている。

## [0118]

まず、V1系のLSI1から信号を送信する場合、ドライバを構成するpMOSトランジスタ4aのオン抵抗及びnMOSトランジスタ4bのオン抵抗を双方向バス3の特性インピーダンスに合わせてそれぞれZ0に設定する。また、受信側を終端する抵抗器9a、9bの値をそれぞれ双方向バス3の特性インピーダンスの2倍の値2Z0に設定する。この場合、ドライバのオン抵抗と終端抵抗の両方が双方向バス3にインピーダンス整合される。

# [0119]

このように、ドライバのオン抵抗及び抵抗器9a、9bの値を設定すれば、伝送信号のハイレベルVOH2、ロウレベルVOL2、及び基準電圧Vref2は

VOH2=0.5V1+0.25V2

VOL2=0, 25V2

Vref2=0.25(V1+V2)

となる。

#### $[0\ 1\ 2\ 0]$

一方、V2系のLSI2から信号を送信する場合、ドライバを構成するpMO Sトランジスタ6aのオン抵抗及びnMOSトランジスタ6bのオン抵抗を双方 向バス3の特性インピーダンスに合わせてそれぞれZ0に設定する。また、受信 側を終端する抵抗器8a、8bの値をそれぞれ双方向バス3の特性インピーダン スの2倍の値220に設定する。この場合、ドライバのオン抵抗と終端抵抗の両 方が双方向バス3にインピーダンス整合される。

### [0121]

このように、ドライバのオン抵抗及び抵抗器8a、8bの値を設定すれば、伝送信号のハイレベルVOH1、ロウレベルVOL1、及び基準電圧Vref1は

VOH1=0.25V1+0.5V2

VOL2=0.25V1

Vref1=0.25(V1+V2)

となる。

## [0122]

このように、CTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンスZ0に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。本実施例では、各ドライバのオン抵抗及び各終端抵抗の値がそれぞれ伝送線路と整合しているので、特にSignal integrityが優れている。また、電源電圧VDDQは2種類、基準電圧Vrefは1種類で済む。さらに、基準電圧Vrefを0.25(V1+V2)に設定しているので、基準電圧Vrefを容易に生成できる。したがって、システムのコストを低減できる。また、基準電圧Vrefの値が、電源電圧VDDQの1/2の値から大きくずれていないので、各ドライバのpMOSトランジスタ及びnMOSトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。

### [0123]

(第2の実施の形態)

図9は本発明の信号伝送システムの第2の実施の形態の構成を示すブロック図である。

#### [0124]

図9 (a)に示すように、第2の実施の形態の信号伝送システムは、1.5V

系の半導体集積回路装置(LSI)1と1.2 V系の半導体集積回路装置(LSI)2とが伝送線路である双方向バス3で直接接続され、さらに、1.2 V系の半導体集積回路装置(LSI)2と1.2 V系の半導体集積回路装置(LSI)16とが伝送線路である双方向バス15で直接接続された構成である。1.5 V系のLSI1と1.2 V系のLSI2とは、例えばDIMM17に搭載される。

# [0125]

図9(b)に示すように、1.5 V系のLSI1はドライバ(D)4を有し、1.2 V系のLSI2は、1.5 V系のLSI1から信号を受信するレシーバ7、及びCTT終端を形成する抵抗器8a、8bと、1.2 V系のLSI16から信号を受信するレシーバ19、及びCTT終端を形成する抵抗器20a、20bとを有する構成である。また、1.2 V系のLSI16は、ドライバ(D)18を有する構成である。図9(b)では、構成を簡単に示すため、1.2 V系のLSI2が1.5 V系のLSI1及び1.2 V系のLSI16から信号を受信する場合の構成のみを示しているが、各LSIはそれぞれ双方向に信号伝送が可能な構成である。

#### [0126]

なお、1.2 V系のLSI2とLSI16間は、例えば図49に示した従来の信号伝送システムの構成を用いて信号伝送を行えばよい。但し、図49では、電源電圧 VDDQ=1.5 Vの構成例を示しているため、本実施例では電源電圧 VDDQ=1.2 Vに置き換えて考えればよい。その場合、信号伝送に必要な基準電圧 Vrefの値は双方とも0.6 Vとなる。

#### [0127]

一方、1.5 V系のLSI1と1.2 V系のLSI12間は、第1の実施の形態で示した信号伝送システムの構成を用いて信号伝送を行えばよい。その場合、信号伝送に必要な基準電圧 Vrefの値は双方とも0.675 Vとなる。

## [0128]

第2の実施の形態の信号伝送システムは、信号を送信するドライバのオン抵抗 と基準電圧Vrefの設定方法が図52に示した従来の信号伝送システムと異な る構成である。

## [0129]

本実施形態の構成によれば、電源電圧VDDQが2種類、基準電圧Vrefが2種類となり、従来よりもこれらの電圧の種類を低減できる。また、基準電圧Vrefも容易に生成できる。本実施形態では、DIMM17へ供給する電源電圧VDDQが2種類になるが、1.2V電源のLSIを多用できるので、DIMMの電力やシステムの電力を低減できる。

# [0130]

(第3の実施の形態)

図10は本発明の信号伝送システムの第3の実施の形態の構成を示すブロック図である。

## [0131]

図10(a)に示すように、第2の実施の形態の信号伝送システムは、1.5 V系の半導体集積回路装置(LSI)1と1.2 V系の半導体集積回路装置(LSI)2とが伝送線路である双方向バス3で直接接続され、さらに、1.5 V系の半導体集積回路装置(LSI)1と1.5 V系の半導体集積回路装置(LSI)21とが伝送線路である双方向バス22で直接接続された構成である。1.5 V系のLSI1と1.5 V系のLSI21とは、例えばDIMM17に搭載される。

#### $[0\ 1\ 3\ 2]$

図10(b)に示すように、1.5 V系のLSI1は、1.5 V系のLSI2 1から信号を受信するレシーバ23、及びCTT終端を形成する抵抗器25a、25bと、1.2 V系のLSI2から信号を受信するレシーバ5、及びCTT終端を形成する抵抗器8a、8bとを有する構成である。また、1.5 V系のLSI2はドライバ24を有し、1.2 V系のLSI2はドライバ6を有する構成である。図10(b)では、構成を簡単に示すため、1.5 V系のLSI1が1.5 V系のLSI21及び1.2 V系のLSI11から信号を受信する場合の構成のみを示しているが、各LSIはそれぞれ双方向に信号伝送が可能な構成である。

## [0133]

なお、1.5 V系のLSI21とLSI11間は、例えば図49に示した従来の信号伝送システムの構成を用いて信号伝送を行えばよい。その場合、信号伝送に必要な基準電圧Vrefの値は双方とも0.75 Vとなる。

# [0134]

一方、1.5 V系のLSI1と1.2 V系のLSI12間は、第1の実施の形態で示した信号伝送システムの構成を用いて信号伝送を行えばよい。その場合、信号伝送に必要な基準電圧 Vrefの値は双方とも0.675 Vとなる。

# [0135]

本実施形態の構成によれば、電源電圧VDDQが2種類、基準電圧Vrefが 2種類となり、従来よりもこれらの電圧の種類を低減できる。また、基準電圧V refも容易に生成できる。本実施形態では、DIMM17へ供給する電源電圧 VDDQが1種類になるため、DIMM基板の層数を減らすことができる。

# [0136]

(第4の実施の形態)

図11は本発明の信号伝送システムの第4の実施の形態の構成を示すブロック図である。

### [0137]

図11に示すように、第4の実施の形態の信号伝送システムは、1.5 V系の半導体集積回路装置(LSI)30と1.2 V系の半導体集積回路装置(LSI)31とが伝送線路である双方向バス32で直接接続され、さらに1.2 V系の半導体集積回路装置(LSI)51とが伝送線路である双方向バス41で直接接続された構成である。1.5 V系のLSI30と1.2 V系のLSI31とは、例えばDIMM50に搭載される。

### [0138]

1. 5 V系のLSI3 0 は、ドライバ(D) 3 3、レシーバ(R) 3 4、VT T終端を形成する抵抗器 3 7、及びスイッチ 3 8 を有する構成である。 1. 2 V 系のLSI3 1 は、 1. 5 V系のLSI3 0 と信号を送受信するためのドライバ (D) 3 5、レシーバ(R) 3 6、VTT終端を形成する抵抗器 3 9、及びスイ ッチ40と、1.2 V系のLSI51と信号を送受信するためのドライバ(D) 42、レシーバ(R) 43、VTT終端を形成する抵抗器46、及びスイッチ47とを有する構成である。また、1.2 V系のLSI51は、ドライバ(D) 44、レシーバ(R) 45、VTT終端を形成する抵抗器48、及びスイッチ49を有する構成である。

# [0139]

本実施形態の信号伝送システムでは、1.2 V系のLSI31及びLSI51は同じ電源電圧 VDDQで動作するLSI間で信号伝送を行うため、VTT=0. 5 V 2=0. 6 Vに設定する。ここで、V 2 は低 VDDQ値、すなわち、ここでは V 2=1. 2 Vである。また、1.5 V系のLSI30と1. 2 V系のLSI31間を中継する1. 2 V系のLSI31には低 VDDQ値を供給する。

# [0140]

このような構成において、1.5V系のLSI30から1.2V系のLSI31へ信号を送信する場合は、1.2V系のLSI31のドライバ35の出力をハイインピーダンス(High impedance)状態に設定し、1.5V系のLSI30のスイッチ38をOFFにする。逆に、1.2V系のLSI31から1.5V系のLSI30へ信号を送信する場合は、1.5V系のLSI30のドライバ33の出力をハイインピーダンス状態に設定し、1.2V系のLSI31のスイッチ40をOFFにする。そして、1.2V系のLSI31から1.5V系のLSI30へ信号を送信するときに参照する基準電圧Vref1と、1.5V系のLSI30から1.2V系のLSI31へ信号を送信するときに参照する基準電圧Vref2とを一致させる。具体的にはVref1=Vref2=0.5V2とする。ここで、V2は、2つのLSIに供給する電源電圧VDDQのうち、低い方の電源電圧VDDQ(図11では1.2V)である。したがって、基準電圧Vref1=Vref2=0.6Vとなる。

# [0141]

= 0.5(VOH2+VOL2)であり、1.2 V系のLSI31から送信する信号のハイレベルをVOH1、信号のロウレベルをVOL1としたとき、基準電圧Vref1=0.5(VOH1+VOL1)である。なお、1.2 V系のLSI31とLSI51間は、例えば図53(b)に示した従来の信号伝送システムの構成を用いて信号伝送を行えばよい。その場合、信号伝送に必要な基準電圧Vrefの値は双方とも0.6 Vとなる。このように基準電圧Vrefを設定することで、電源電圧VDDQは2種類、終端電圧VTTは1種類、基準電圧Vrefは1種類で済み、基準電圧Vrefも容易に生成できる。

# [0142]

本実施形態では、DIMM50へ供給する電源電圧VDDQが2種類になるが、1.2V電源のLSIを多用できるので、DIMMの電力やシステムの電力を 低減できる。

### $[0 \ 1 \ 4 \ 3]$

図12は、図11に示した第4の実施の形態を実現する、信号伝送システムの第4実施例の構成を示す回路図である。図12は1.5 V系のLSI30と1.2 V系のLSI31間の回路のみ示している。本実施形態は、図11に示した3つのLSI間で信号を伝送する例だけでなく、図12に示すように異なる電源電圧で動作する2つのLSI間で信号を伝送する場合にも有効である。なお、図12(a)は1.5 V系のLSI30から1.2 V系のLSI31へ信号を送信する場合の等価回路を示し、図12(b)は1.2 V系のLSI31から1.5 V系のLSI30へ信号を送信する場合の等価回路を示している。

#### [0 1 4 4]

また、図12では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器37、39の値に含めて記載している。

# [0145]

また、信号を送信するDriverはPush-pull接続されたpMOSトランジスタ及びnMOSトランジスタで構成され、伝送線路である双方向バス32の特性イン

ピーダンスZ0は40 $\Omega$ である。信号を受信するReceiverはVTT終端されている。

### [0146]

第4実施例の信号伝送システムは、1.5 V系のLSI30から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器39の値を双方向バス32の特性インピーダンスZ0と同じ40 $\Omega$ に設定する。この場合、終端抵抗の値は双方向バス32にインピーダンス整合される。

# [0147]

また、ドライバを構成する n MOSトランジスタ 3 3 b のオン抵抗を双方向バス 3 2 の特性インピーダンス以下の値、例えば 2 0  $\Omega$  に設定し、p MOSトランジスタ 3 3 a のオン抵抗を 5 0  $\Omega$  に設定する。このようにすると、V OH 2 = 1 . 0 0 V 、V OL 2 = 0 . 2 0 V となり、基準電圧V r e f 2 = 0 . 6 0 V となる。

# [0148]

なお、本実施例では、pMOSトランジスタ33aのオン抵抗が双方向バス32の特性インピーダンスZ0よりも大きくなっているが、これらの値を調整することで信号の振幅を変えることが可能であり、信号振幅をより大きくしたい場合は、その他の値の組合せにしてもよい。例えば、pMOSトランジスタ33aのオン抵抗=35 $\Omega$ 、nMOSトランジスタ33bのオン抵抗=10 $\Omega$ にすると、VOH2=1.08V、<math>VOL2=0.12Vとなり、基準電圧Vref2=0.60Vとなる。

#### [0149]

一方、1.2 V系のLSI31から信号を送信する場合、信号受信側のVTT 終端を形成する抵抗器37の値を双方向バス32の特性インピーダンスZ0と同じ $40\Omega$ に設定する。この場合、終端抵抗の値は双方向バス32とインピーダンス整合される。

## [0150]

# [0151]

なお、本実施例では、pMOSトランジスタ33aのオン抵抗が双方向バス32の特性インピーダンスZ0よりも大きくなっているが、これらの値を調整することで信号の振幅を変えることが可能であり、信号振幅をより大きくしたい場合は、その他の値の組合せにしてもよい。例えば、pMOSトランジスタ33aのオン抵抗= $35\Omega$ 、nMOSトランジスタ33bのオン抵抗= $10\Omega$ にすると、VOH2=1.08V、<math>VOL2=0.12 Vとなり、基準電圧Vref2=0.60 Vとなる。

# [0152]

また、双方向バス32上を流れる信号のリターン電流の経路(Reference)を、1.5 V系のLSI30と1.2 V系のLSI31とに共通な接地電位(GND)にするとプリント基板の設計が容易になる。なお、電源電圧VDDQをReferenceとする場合、1.5 V電源と1.2 V電源とをそれぞれReferenceとして用いる必要があるため、配線の引き回しが困難になる問題やプリント基板の層数が増加する問題が発生する。したがって、双方向バス32を流れる信号のリターン電流の経路(Reference)は接地電位(GND)であることが好ましい。

#### [0153]

このように、VTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンス Z 0 に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。また、電源電圧VDDQは2種類、終端電圧VTTは1種類、基準電圧Vrefは1種類で

済む。さらに、基準電圧Vrefを0.5V2に設定しているので、基準電圧Vrefを容易に生成できる。したがって、システムのコストを低減できる。また、基準電圧Vrefの値が、電源電圧VDDQの1/2の値から大きくずれていないので、各ドライバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に充分な電位が印加され、pMOSトランジスタ及びnMOSトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。

# [0154]

図13に図12に示した第4実施例の信号伝送システムを一般化した回路を示す。

# [0155]

図13(a)は電源電圧VDDQ=V1系のLSI30から電源電圧VDDQ=V2系のLSI31へ信号を送信する場合の等価回路を示し、図13(b)はV2系のLSI31からV1系のLSI30へ信号を送信する場合の等価回路を示している。なお、図13では、V1>V2である。また、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は終端抵抗を形成する各抵抗器の値に含めて記載している。

# [0156]

また、信号を送信するドライバはPush-pull接続されたpMOSトランジスタ 及びnMOSトランジスタで構成され、伝送線路である双方向バス32の特性インピーダンスは20である。信号を受信するReceiverはVTT終端されている。

#### [0157]

まず、V1系のLSI30から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器39の値を双方向バス32の特性インピーダンスZ0と同じ値に設定する。この場合、終端抵抗の値は双方向バス32とインピーダンス整合される。

### [0158]

また、ドライバを構成する n MOSトランジスタ 3 3 b のオン抵抗を双方向バス 3 2 の特性インピーダンス以下の値、例えば R  $\Omega$  に設定し、p MOSトランジ

スタ33aのオン抵抗を、基準電圧Vref2=0. 5V2となるように $R1\Omega$ に設定する。このとき、R1は、

R1=2V1(R+Z0)/V2-(2Z0+R)

となる。

# [0159]

また、伝送信号のハイレベルVOH2、ロウレベルVOL2は、

 $VOH2 = (V2 \cdot Z0 + 0.5V2 \cdot R) / (R + Z0)$ 

 $VOL2=0.5V2 \cdot R/(R+Z0)$ 

である。

# [0160]

一方、V2系のLSI31から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器37の値を双方向バス32の特性インピーダンスZ0と同じ値に設定する。この場合、終端抵抗の値は双方向バス32とインピーダンス整合される。

# [0161]

また、ドライバを構成する p MOSトランジスタ 3 3 a のオン抵抗及び n MOSトランジスタ 3 5 b のオン抵抗を双方向バス 3 2 の特性インピーダンス以下の値、例えばそれぞれ R 2  $\Omega$  に設定する。このとき、基準電圧 V r e f 1 t t

Vref1=0.5V2

となる。

### [0162]

また、伝送信号のハイレベルVOH1、ロウレベルVOL1は、

 $VOH1 = (V2 \cdot Z0 + 0.5V2 \cdot R2) / (R2 + Z0)$ 

 $VOL1=0.5V2 \cdot R2/(R2+Z0)$ 

である。

#### [0 1 6 3]

このように、VTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンスZ0に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。また、電源

電圧VDDQは2種類、終端電圧VTTは1種類、基準電圧Vrefは1種類で済む。さらに、基準電圧Vrefを0.5V2に設定しているので、基準電圧Vrefを容易に生成できる。したがって、システムのコストを低減できる。また、基準電圧Vrefの値が、電源電圧VDDQの1/2の値から大きくずれていないので、各ドライバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に充分な電位が印加され、pMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。

# [0164]

図14は本発明の信号伝送システムの第5実施例の構成を示す回路図である。 図14は1.5V系のLSI55と1.2V系のLSI56間の回路のみ示している。なお、図14(a)は1.5V系のLSI55から1.2V系のLSI56へ信号を送信する場合の等価回路を示し、図14(b)は1.2V系のLSI56から1.5V系のLSI55から1.5V系のLSI55へ信号を送信する場合の等価回路を示している

# [0165]

また、図14では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器60a、60b、62a、62bの値に含めて記載している。

## [0166]

また、信号を送信するDriverはPush-pull接続された p MOSトランジスタ及  ${\it UnMOSトランジスタで構成され、伝送線路である双方向バス 5 7 の特性インピーダンス <math>{\it Z}$  0 は  ${\it 4}$  0  ${\it \Omega}$  である。信号を受信するReceiverは  ${\it CTT}$  終端されている。

## [0167]

第5実施例の信号伝送システムは、1.5 V系のLSI55から信号を送信する場合、ドライバを構成するpMOSトランジスタ59aのオン抵抗及びnMOSトランジスタ59bのオン抵抗を双方向バス57の特性インピーダンスと同じ40Ωに設定する。この場合、ドライバのオン抵抗は双方向バス57とインピー

ダンス整合される。

# [0168]

また、信号受信側のCTT終端を形成する抵抗器 60aの値を双方向バス 57の 220以上の値、例えば 120  $\Omega$ に設定し、抵抗器 60b の値を 97.78  $\Omega$ に設定する。このようにすると、VOH2=1.09 VOL2=0.23 V となり、基準電圧 Vref2=0.66 V となる。この場合、基準電圧 Vref2=0.66 V となるため、信号振幅値を充分に確保することができる。

# [0169]

一方、1.2 V系のLSI56から信号を送信する場合、ドライバを構成する pMOSトランジスタ61aのオン抵抗及びnMOSトランジスタ61bのオン抵抗を双方向バス57の特性インピーダンスと同じ40Ωに設定する。この場合、ドライバのオン抵抗は双方向バス57とインピーダンス整合される。

# [0170]

また、信号受信側のCTT終端を形成する抵抗器 62b の値を双方向バス 57 の 220 以上の値、例えば 120 Ωに設定し、抵抗器 62a の値も 120 Ωに設定する。このようにすると、VOH2=1.02V、VOL2=0.30Vとなる。また、基準電圧Vref1=0.66Vとなり、基準電圧Vref2に一致する。この場合、基準電圧Vref1に対する信号振幅値  $\Delta$  は 0.36Vとなるため、信号振幅値を充分に確保することができる。

## [0171]

また、双方向バス57上を流れる信号のリターン電流の経路(Reference)を、1.5 V系のLSI55と1.2 V系のLSI56とに共通な接地電位(GND)にするとプリント基板の設計が容易になる。なお、電源電圧VDDQをReferenceとする場合、1.5 V電源と1.2 V電源とをそれぞれReferenceとして用いる必要があるため、配線の引き回しが困難になる問題やプリント基板の層数が増加する問題が発生する。したがって、双方向バス57を流れる信号のリターン電流の経路(Reference)は接地電位(GND)であることが好ましい。このことは以下の例でも同様であるので、以下省略する。

# [0172]

このように、CTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンスZ0に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。また、電源電圧VDDQは2種類、基準電圧Vrefは1種類で済む。本実施例では、基準電圧Vrefの生成回路が少々複雑な構成になるが、伝送信号の最小振幅を図5の例よりも若干大きく取れる。また、基準電圧Vrefの値が、電源電圧VDDQの1/2の値から大きくずれていないので、各ドライバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に充分な電位が印加され、pMOSトランジスタ及びnMOSトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。

# [0173]

図15に図14に示した第5実施例の信号伝送システムを一般化した回路を示す。

# [0174]

図15(a)は電源電圧VDDQ=V1系のLSI55から電源電圧VDDQ=V2系のLSI56へ信号を送信する場合の等価回路を示し、図15(b)はV2系のLSI56からV1系のLSI55へ信号を送信する場合の等価回路を示している。なお、図15では、V1>V2である。また、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は終端抵抗を形成する各抵抗器の値に含めて記載している。

## [0175]

また、信号を送信するドライバはPush-pull接続されたpMOSトランジスタ 及びnMOSトランジスタで構成され、伝送線路である双方向バス57の特性インピーダンスは20である。信号を受信するReceiverはCTT終端されている。

# [0176]

まず、V1系のLSI55から信号を送信する場合、ドライバを構成するpM OSトランジスタ59aのオン抵抗及びnMOSトランジスタ59bのオン抵抗 を双方向バス57の特性インピーダンスと同じZ0に設定する。この場合、ドライバのオン抵抗は双方向バス57とインピーダンス整合される。

# [0177]

また、信号受信側のCTT終端を形成する抵抗器 60 a の値を双方向バス 57 の 2 Z 0 以上の値、ここでは R  $\Omega$  に設定し、抵抗器 60 b の値を R 1  $\Omega$  に設定する。

# [0178]

ここで、R1は、以下の式を満たす。

# [0179]

 $R1=2R \cdot Z0 (V1 \cdot Z0+0.5V2 \cdot R)/(V2 \cdot R \cdot Z0+R \cdot R \cdot V1+4Z0 \cdot Z0 \cdot V2-R \cdot R \cdot V2-2Z 0 \cdot Z0 \cdot V1)$ 

このようにすると、

 $VOH2 = (R \cdot R1 \cdot V1 + R1 \cdot Z0 \cdot V2) / (R \cdot R1 + R1 \cdot Z0 + R \cdot Z0)$ 

 $VOL2=R1 \cdot Z0 \cdot V2/(R \cdot R1+R \cdot Z0+R1 \cdot Z0)$ 

となり、

 $Vref2=(0.5V1 \cdot Z0+0.25V2 \cdot R)/(Z0+0.5R)$ 

となる。

### [0180]

一方、V2系のLSI56から信号を送信する場合、ドライバを構成するpMOSトランジスタ61aのオン抵抗及びnMOSトランジスタ61bのオン抵抗を双方向バス57の特性インピーダンスと同じZ0に設定する。この場合、ドライバのオン抵抗は双方向バス57とインピーダンス整合される。

#### [0 1 8 1]

また、信号受信側のCTT終端を形成する抵抗器 62bの値を双方向バス 57の 220以上の値、ここでは  $R\Omega$ に設定し、抵抗器 62aの値も  $R\Omega$ に設定する

## [0182]

このようにすると、

 $VOH1 = (0.5V1 \cdot Z0 + 0.5V2 \cdot R) / (Z0 + 0.5R)$ 

 $VOL1=0.5V1 \cdot ZO/(Z0+0.5R)$ 

となり、

 $Vref1=(0.5V1 \cdot Z0+0.25V2 \cdot R)/(Z0+0.5R)$ 

となる。この値はVref2と同一である。

# [0183]

このように、CTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンスZ0に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。また、電源電圧VDDQは2種類、基準電圧Vrefは1種類で済む。本実施例では、基準電圧Vrefの生成回路が少々複雑な構成になるが、伝送信号の最小振幅を図6の例よりも若干大きく取れる。また、基準電圧Vrefの値が、電源電圧VDDQの1/2の値から大きくずれていないので、各ドライバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に充分な電位が印加され、pMOSトランジスタ及びnMOSトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。

#### [0184]

図16は本発明の信号伝送システムの第6実施例の構成を示す回路図である。 図16は1.5 V系のLSI55と1.2 V系のLSI56間で信号伝送を行う 回路例である。図16(a)は1.5 V系のLSI55から1.2 V系のLSI 56へ信号を送信する場合の等価回路を示し、図16(b)は1.2 V系のLS I56から1.5 V系のLSI55へ信号を送信する場合の等価回路を示している。

#### [0185]

また、図16では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器60a、60b、62a、62bの値に含めて記載している。

### [0186]

また、信号を送信するDriverはPush-pull接続されたpMOSトランジスタ及

UnMOSトランジスタで構成され、伝送線路である双方向バス 5.7 の特性インピーダンス 2.0 は 4.0  $\Omega$  である。信号を受信するReceiverは CTT 終端されている。

# [0187]

第6実施例の信号伝送システムでは、1.5 V系のLSI55から信号を送信する場合、ドライバを構成するp MOSトランジスタ59a のオン抵抗及びn MOSトランジスタ59b のオン抵抗を双方向バス57の特性インピーダンスと同じ40 $\Omega$ に設定する。この場合、ドライバのオン抵抗は双方向バス57とインピーダンス整合される。

### [0188]

また、信号受信側のCTT終端を形成する抵抗器60aの値及び抵抗器60bの値をそれぞれ双方向バス57の2Z0以上の値、例えば120 $\Omega$ に設定する。このようにすると、VOH2=1.14V、VOL2=0.24Vとなり、基準電圧Vref2=0.69Vとなる。この場合、基準電圧Vref2に対する信号振幅値 $\Delta$ は0.45Vとなるため、信号振幅値を充分に確保することができる

### [0189]

一方、1.2 V系のLSI56から信号を送信する場合、ドライバを構成する pMOSトランジスタ61aのオン抵抗及びnMOSトランジスタ61bのオン抵抗を双方向バス57の特性インピーダンスと同じ40Ωに設定する。この場合、ドライバのオン抵抗は双方向バス57とインピーダンス整合される。

# [0190]

#### [0191]

このように、CTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンス Z 0 に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。また、電源電圧 V D D Q は 2 種類、基準電圧 V r e f は 1 種類で済む。本実施例では、基準電圧 V r e f の生成回路が少々複雑な構成になるが、基準電圧 V r e f の値を若干高めに設定できるので、n M O S トランジスタで受ける入力回路の設計が容易になる可能性がある。また、基準電圧 V r e f の値が、電源電圧 V D D Q の 1 / 2 の値から大きくずれていないので、各ドライバの p M O S トランジスタ及び n M O S トランジスタのドレインーソース間に充分な電位が印加され、p M O S トランジスタ及び n M O S トランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。

# [0192]

なお、第2実施例(図5)、第5実施例(図14)、及び第6実施例(図16)は、CTT終端され、オン抵抗が伝送線路の特性インピーダンス Z0に等しい Push-pull接続のドライバを有するという基本構成は同じであるので、終端抵抗の値を可変できるようにしておけば、どのタイプにも対応できる。

### [0193]

図17は本発明の信号伝送システムの第7実施例の構成を示す回路図である。 図17は1.5 V系のLSI55と1.2 V系のLSI56間で信号伝送を行う 回路例である。図17(a)は1.5 V系のLSI55から1.2 V系のLSI 56へ信号を送信する場合の等価回路を示し、図17(b)は1.2 V系のLS I56から1.5 V系のLSI55へ信号を送信する場合の等価回路を示している。

### 0194

また、図17では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器66a、66b、68a、68bの値に含めて記載している。

## [0195]

# [0196]

第7実施例の信号伝送システムでは、1.5 V系のLSI55から信号を送信する場合、信号受信側のCTT終端を形成する抵抗器66aの値及び抵抗器R66bの値を、それぞれ双方向バス57の2Z0に等しい80Ωに設定する。終端抵抗の値は抵抗器66aと66bの並列値に等しいため、双方向バス57とインピーダンス整合される。

# [0197]

また、ドライバを構成する n M O S トランジスタ 6 5 b のオン抵抗を双方向バス 5 7 の特性インピーダンス Z 0 以下の値、例えば 2 0  $\Omega$ に設定し、 p M O S トランジスタ 6 5 a のオン抵抗を 3 2  $\Omega$ に設定する。このようにすると、 V O H 2 = 1. 10 V、 V O L 2 = 0. 20 V となり、基準電圧 V r e f 2 = 0. 6 5 V となる。この場合、基準電圧 V r e f 2 に対する信号振幅値  $\Delta$  は 0. 4 5 V となるため、信号振幅値を充分に確保することができる。

#### [0198]

一方、1.2 V系のLSI 5.6 から信号を送信する場合、信号受信側のCTT 終端を形成する抵抗器 6.8 a の値及び抵抗器 R.6.8 b の値をそれぞれ双方向バス 5.7 の 2.7 2.7 に設定する。終端抵抗の値は抵抗器 6.8 a 2.6 8 b の並列値に等しいため、双方向バス 5.7 とインピーダンス整合される。

#### [0199]

また、ドライバを構成する n MOSトランジスタ67b のオン抵抗及びp MOSトランジスタ67a のオン抵抗を、それぞれ双方向バス57の特性インピーダンスZ 0 以下の値、例えばZ 0 D に設定する。このようにすると、Z 0 以 Z 1 は Z 2 を Z 2 を Z 2 を Z 3 となり、Z 2 を Z 3 となり、基準電圧Z 7 を Z 2 を Z 3 に対する信号振幅値 Z 4 0 となるため、信号振幅値を充分に確保するこ

とができる。

# [0200]

このように、CTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンスZ0に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。また、電源電圧VDDQは2種類、基準電圧Vrefは1種類で済む。本実施例では、基準電圧Vrefの生成回路が少々複雑な構成になるが、伝送信号の最小振幅を図2の例よりも大きく取れる。また、基準電圧Vrefの値が、電源電圧VDDQの1/2の値から大きくずれていないので、各ドライバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に充分な電位が印加され、pMOSトランジスタ及びnMOSトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。

# [0201]

図18に図17に示した第7実施例の信号伝送システムを一般化した回路を示す。

#### [0202]

図18(a)は電源電圧VDDQ=V1系のLSI55から電源電圧VDDQ=V2系のLSI56へ信号を送信する場合の等価回路を示し、図18(b)はV2系のLSI56からV1系のLSI55へ信号を送信する場合の等価回路を示している。なお、図18では、V1>V2である。また、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は終端抵抗を形成する各抵抗器の値に含めて記載している。

# [0203]

また、信号を送信するドライバはPush-pull接続されたpMOSトランジスタ 及びnMOSトランジスタで構成され、伝送線路である双方向バス57の特性インピーダンスは20である。信号を受信するReceiverはCTT終端されている。

# [0204]

まず、1.5 V系のLSI55から信号を送信する場合、信号受信側のCTT

終端を形成する抵抗器 6 6 a の値及び抵抗器 R 6 6 b の値をそれぞれ 2 Z 0 に設定する。終端抵抗の値は抵抗器 6 6 a と 6 6 b の並列値に等しいため、双方向バス 5 7 とインピーダンス整合される。

# [0205]

また、ドライバを構成する n MOSトランジスタ 6 5 b のオン抵抗を双方向バス 5 7 の特性インピーダンス Z 0 以下の値、ここでは R  $\Omega$  に設定し、 p MOSトランジスタ 6 5 a のオン抵抗を R 1  $\Omega$  に設定する。

[0206]

このとき、R1は、

R1=(V1・Z0・Z0-V2・Z0・Z0+0.5V2・Z0・R)/(V1・R+0.5V2・Z0-V2・R) となる。

[0207]

このようにすると、

 $VOH2 = (0.5V2 \cdot R1 + V1 \cdot Z0) / (R1 + Z0)$ 

 $VOL2=0.5V2 \cdot R/(R+Z0)$ 

となり、

 $Vref2=(V1 \cdot R+Z0 \cdot V2)/2(Z0+R)$ 

となる。

#### [0208]

一方、1.2 V系のLSI56から信号を送信する場合、信号受信側のCTT 終端を形成する抵抗器68aの値及び抵抗器R68bの値をそれぞれ2Z0に設 定する。終端抵抗の値は抵抗器68aと68bの並列値に等しいため、双方向バ ス57とインピーダンス整合される。

[0209]

また、ドライバを構成する n M O S トランジスタ 6 7 b のオン抵抗及び p M O S トランジスタ 6 7 a のオン抵抗を、それぞれ双方向バス 5 7 の特性インピーダンス Z O 以下の値、ここでは R Ω に設定する。このようにすると、

 $VOH1 = (0.5V1 \cdot R + V2 \cdot Z0) / (R + Z0)$ 

 $VOL1 = (V1 \cdot R + Z0 \cdot V2) / 2(R + Z0)$ 

となり、

Vref1=(V1·R+Z0·V2)/2(Z0+R)となり、Vref2と一致している。

### [0210]

このように、CTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンス Z O に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。また、電源電圧 V D D Q は 2 種類、基準電圧 V r e f は 1 種類で済む。本実施例では、基準電圧 V r e f の生成回路が少々複雑な構成になるが、伝送信号の最小振幅を図 4 の例よりも大きく取れる。また、基準電圧 V r e f の値が、電源電圧 V D D Q の 1 / 2 の値から大きくずれていないので、各ドライバの p M O S トランジスタ及び n M O S トランジスタのドレインーソース間に充分な電位が印加され、 p M O S トランジスタ及び n M O S トランジスタ及び n M O S トランジスタ及び n M O S トランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。

# [0211]

なお、図17では基準電圧Vrefの値を0.65Vに統一した例を示しが、 ドライバのオン抵抗を調整することで、例えば、0.7Vに統一することも可能 である。

## [0212]

なお、第1実施例(図2)、及び第7実施例(図17)は、終端抵抗の値が伝送線路の特性インピーダンスに等しいCTT終端され、Push-pull接続のドライバを有するという基本構成は同じであるので、ドライバのオン抵抗の値を可変できるようにしておけば、どのタイプにも対応できる。

#### [0213]

また、上記各実施例では、ドライバのオン抵抗を伝送線路の特性インピーダンスに揃えるか、あるいは終端抵抗の値を伝送線路の特性インピーダンスに揃える構成を示したが、両者の組合せも可能である。すなわち、1.5 V系から駆動するときはドライバのオン抵抗を伝送線路の特性インピーダンスに揃え、1.2 V系から駆動する時は終端抵抗の値を伝送線路の特性インピーダンスに揃えることも可能であり、それと逆の構成も可能である。もちろん、基準電圧Vrefの値

は双方で合わせておくことが有効である。

# [0214]

図19は本発明の信号伝送システムの第8実施例の構成を示す回路図である。 図19は1.5V系のLSI70と1.2V系のLSI71間で信号伝送を行う 回路例である。図19(a)は1.5V系のLSI70から1.2V系のLSI 71へ信号を送信する場合の等価回路を示し、図19(b)は1.2V系のLS I71から1.5V系のLSI70へ信号を送信する場合の等価回路を示している。

### [0215]

また、図19では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器74、76の値に含めて記載している。

### [0216]

また、信号を送信するDriverはPush-pull接続されたpMOSトランジスタ及 UnMOSトランジスタで構成され、伝送線路である双方向バス 72 の特性インピーダンス 20 は 40  $\Omega$ である。信号を受信するReceiverはVTT終端されている。

#### [0217]

1. 5 V系のLSI70側の駆動に対応するVTTには、受信側の1. 2 V系のLSI71の電源電圧VDDQ(1. 2 V)の1/2である0. 6 Vが供給される。また、1. 2 V系のLSI71側の駆動に対応するVTTには、受信側の1. 5 V系のLSI70の電源電圧VDDQ(1. 5 V)の1/2である0. 7 5 Vが供給される。

### [0218]

第8実施例の信号伝送システムでは、1.5 V系のLSI70から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器74の値を双方向バス72 の特性インピーダンスの値と同じ40 $\Omega$ に設定する。したがって、終端抵抗が双方向バス72とインピーダンス整合される。

## [0219]

また、ドライバを構成する n M O S トランジスタ 7 3 b のオン抵抗を双方向バス 7 2 の特性インピーダンス Z 0 以下の値、例えば 2 0  $\Omega$ に設定し、 p M O S トランジスタ 7 3 a のオン抵抗を 2 5 . 4 5  $\Omega$ に設定する。このようにすると、 V O H 2 = 1 . 15 V 、 V O L 2 = 0 . 2 0 V となり、基準電圧 V r e f 2 = 0 . 6 7 5 V となる。この場合、基準電圧 V r e f 2 に対する信号振幅値  $\Delta$  は 0 . 4 7 5 V となるため、信号振幅値を充分に確保することができる。

# [0220]

あるいは、ドライバを構成する n MOSトランジスタ 73 b のオン抵抗を双方向バス 72 の特性インピーダンス Z0 以下の値、例えば 40  $\Omega$  に設定し、p MOSトランジスタ 73 a のオン抵抗も 40  $\Omega$  に設定する。このようにすると、VO H 2=1. 05 V、VOL <math>2=0. 30 V となり、基準電圧 V r e f 2=0. 6 75 V となる。この場合、基準電圧 V r e f 2 に対する信号振幅値  $\Delta$  は 0. 37 5 V となるため、信号振幅値を充分に確保することができる。

# [0221]

一方、1. 2 V系のLSI71から信号を送信する場合、信号受信側のVTT 終端を形成する抵抗器76の値を双方向バス72の特性インピーダンスの値と同じ40 $\Omega$ に設定する。したがって、終端抵抗が双方向バス72とインピーダンス整合される。

# [0222]

また、ドライバを構成する p M O S トランジスタ 7 5 a のオン抵抗を双方向バス 7 2 の特性インピーダンス Z 0 以下の値、例えば 2 0  $\Omega$ に設定し、 n M O S トランジスタ 7 5 b のオン抵抗を 2 6 . 6 7  $\Omega$ に設定する。このようにすると、 V O H 1 = 1 . 0 5 V、 V O L 1 = 0 . 3 0 V となる。また、基準電圧 V r e f 1 = 0 . 6 7 5 V となり、基準電圧 V r e f 2 の値に一致している。この場合、基準電圧 V r e f 1 に対する信号振幅値  $\Delta$  は 0 . 3 7 5 V となるため、信号振幅値を充分に確保することができる。

# [0223]

あるいは、ドライバを構成するpMOSトランジスタ75aのオン抵抗を双方

向バス72の特性インピーダンス20以下の値、例えば40 $\Omega$ に設定し、nMO Sトランジスタ75bのオン抵抗を40 $\Omega$ に設定する。このようにすると、VO H1=0.975V、VOL1=0.375<math>Vとなる。また、基準電圧Vref 1=0.675Vとなり、基準電圧Vref2の値に一致している。この場合、基準電圧Vref1に対する信号振幅値 $\Delta$ は0.30Vとなるため、信号振幅値を充分に確保することができる。

# [0224]

このように、VTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンス Z O に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。また、電源電圧VDDQは2種類、基準電圧Vrefは1種類で済む。さらに、本実施例では基準電圧Vref=0.25(V1+V2)となるように設定するので基準電圧Vrefの生成が容易である。すなわち、システムコストを低減できる。終端電圧VTTは2種類必要であるが、ドライバがハイインピーダンス時に双方向バスにおける電力の消費がない。また、基準電圧Vrefの値が、電源電圧VDDQの1/2の値から大きくずれていないので、各ドライバのpMOSトランジスタ及びnMOSトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。

# [0225]

図20に図19に示した第8実施例の信号伝送システムを一般化した回路を示す。

#### [0226]

図20(a)は電源電圧VDDQ=V1系のLSI70から電源電圧VDDQ=V2系のLSI71へ信号を送信する場合の等価回路を示し、図20(b)はV2系のLSI71からV1系のLSI70へ信号を送信する場合の等価回路を示している。なお、図20では、V1>V2である。また、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は終端

抵抗を形成する各抵抗器の値に含めて記載している。

## [0227]

また、信号を送信するドライバはPush-pull接続されたpMOSトランジスタ 及びnMOSトランジスタで構成され、伝送線路である双方向バス72の特性インピーダンスは20である。信号を受信するReceiverはVTT終端されている。

# [0228]

V1系のLSI70側の駆動に対応するVTTには、受信側のV2系のLSI71の電源電圧VDDQ(V2)の1/2である0.5 V2が供給される。また、V2系のLSI71側の駆動に対応するVTTには、受信側のV1系のLSI70の電源電圧VDDQ(V1)の1/2である0.5 V1が供給される。

### [0229]

まず、V1系のLSI70から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器74の値を双方向バス72の特性インピーダンスの値と同じZ0に設定する。したがって、終端抵抗が双方向バス72とインピーダンス整合される。

#### [0230]

また、ドライバを構成する n MOSトランジスタ 7 3 b のオン抵抗を双方向バス 7 2 の特性インピーダンス Z 0 以下の値、ここでは R  $\Omega$  に設定し、V r e f = 0. 2 5 (V1+V2) となるように p MOSトランジスタ 7 3 a のオン抵抗を R 1  $\Omega$  に設定する。このとき、R 1 t

R1=Z0(V2・Z0-V1・R-V1・Z0)/(V2・R-V1・Z0-V1・R) となる。

#### [0231]

また、伝送信号のハイレベルVOH2、ロウレベルVOL2は、

VOH2=(V1-0.5V2)Z0/(R1+Z0) + 0.5V2

 $VOL2=0.5V2 \cdot R/(Z0+R)$ 

である。

## [0232]

あるいは、ドライバを構成するnMOSトランジスタ73bのオン抵抗を双方

V0H2=0.5V1+0.25V2

V0L2=0.25V2

である。

# [0233]

一方、V2系のLSI71から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器76の値を双方向バス72の特性インピーダンスの値と同じZ0に設定する。したがって、終端抵抗が双方向バス72とインピーダンス整合される。

## [0234]

また、ドライバを構成する p M O S トランジスタ 7 5 a のオン抵抗を双方向バス 7 2 の特性インピーダンス Z 0 以下の値、ここでは R 3  $\Omega$  に設定し、 V r e f = 0. 2 5 (V 1 + V 2) となるように n M O S トランジスタ 7 5 b のオン抵抗を R 2  $\Omega$  に設定する。このとき、 R 2 は、

R2=Z0(V1・Z0+V2・R3-V2・Z0)/(V1・R3+V2・Z0-V2・R3) となる。

#### [0235]

また、伝送信号のハイレベルVOH1、ロウレベルVOL1は、

VOH1 = (V2 - 0.5V1) ZO/(R3 + ZO) + 0.5V1

 $VOL1=0.5V1 \cdot R2/(Z0+R2)$ 

である。

# [0236]

VOH1=0.25V1+0.5V2

あるいは、ドライバを構成する p MOSトランジスタ 75a のオン抵抗を双方向バス 72 の特性インピーダンスと同じ Z0 に設定し、V r e f = 0 . 25 (V 1+V 2) となるように n MOSトランジスタ 75b のオン抵抗を Z 0 に設定する。このとき、伝送信号のハイレベル V OH 1 、ロウレベル V OL 1 は、

VOL1=0.25V1

である。

## [0237]

このように、VTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンス Z O に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。また、電源電圧VDDQは2種類、基準電圧Vrefは1種類で済む。さらに、基準電圧Vrefeg・25(V1+V2)となるように設定しているので基準電圧Vrefの生成が容易である。すなわち、システムコストを低減できる。終端電圧VTTは2種類必要であるが、ドライバがハイインピーダンス時に双方向バスにおける電力の消費がない。また、基準電圧Vrefの値が、電源電圧VDDQの1/2の値から大きくずれていないので、各ドライバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に充分な電位が印加され、pMOSトランジスタ及びnMOSトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。

# [0238]

図21は本発明の信号伝送システムの第9実施例の構成を示す回路図である。図21は1.5 V系のLSI70と1.2 V系のLSI71間で信号伝送を行う回路例である。図21(a)は1.5 V系のLSI70から1.2 V系のLSI71へ信号を送信する場合の等価回路を示し、図21(b)は1.2 V系のLSI71から1.5 V系のLSI70へ信号を送信する場合の等価回路を示している。

## [0239]

また、図21では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器74、76の値に含めて記載している。

## [0240]

また、信号を送信するDriverはPush-pull接続されたpMOSトランジスタ及

### [0241]

第9実施例の信号伝送システムでは、1.5 V系のLSI70から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器74の値を双方向バス72 の特性インピーダンスの値と同じ40 $\Omega$ に設定する。したがって、終端抵抗が双方向バス72とインピーダンス整合される。

## [0242]

また、ドライバを構成する n M O S トランジスタ 7 3 b のオン抵抗を双方向バス 7 2 の特性インピーダンス Z 0 以下の値、例えば 2 0  $\Omega$  に設定し、 p M O S トランジスタ 7 3 a のオン抵抗を 1 1 0  $\Omega$  に設定する。このようにすると、 V O H 2 = 0.95 V、 V O L 2 = 0.25 V となり、基準電圧 V r e f 2 = 0.6 V となる。この場合、基準電圧 V r e f 2 に対する信号振幅値  $\Delta$  は 0.35 V となるため、信号振幅値を充分に確保することができる。

## [0243]

一方、1.2 V系のLSI71から信号を送信する場合、信号受信側のVTT 終端を形成する抵抗器76の値を双方向バス72の特性インピーダンスの値と同 じ40 $\Omega$ に設定する。したがって、終端抵抗が双方向バス72とインピーダンス 整合される。

### [0244]

また、ドライバを構成する p M O S トランジスタ 7 5 a のオン抵抗を双方向バス 7 2 の特性インピーダンス Z 0 以下の値、例えば 2 0  $\Omega$  に設定し、 n M O S トランジスタ 7 5 b のオン抵抗も 2 0  $\Omega$  に設定する。このようにすると、 V O H 1 = 1.00 V、 V O L 1 = 0.20 V となる。また、基準電圧 V r e f 1 = 0.

6 Vとなり、基準電圧 V r e f 2 の値に一致する。この場合、基準電圧 V r e f 1 に対する信号振幅値  $\Delta$  は 0 . 4 Vとなるため、信号振幅値を充分に確保することができる。

# [0245]

このように、VTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンス Z O に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。また、電源電圧VDDQは2種類、基準電圧Vrefは1種類で済む。さらに、本実施例では基準電圧Vref=0.5 V 2 となるように設定するので基準電圧Vrefの生成が容易である。すなわち、システムコストを低減できる。終端電圧VTTは2種類必要であるが、ドライバがハイインピーダンス時に双方向バスにおける電力の消費がない。また、基準電圧Vrefの値が、電源電圧VDDQの 1 / 2 の値から大きくずれていないので、各ドライバのpMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。

## [0246]

図22は本発明の信号伝送システムの第10実施例の構成を示す回路図である。図22は1.5 V系のLSI70と1.2 V系のLSI71間で信号伝送を行う回路例である。図22(a)は1.5 V系のLSI70から1.2 V系のLSI71へ信号を送信する場合の等価回路を示し、図22(b)は1.2 V系のLSI71から1.5 V系のLSI70へ信号を送信する場合の等価回路を示している。

# [0247]

また、図22では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器74、76の値に含めて記載している。

## [0248]

# [0249]

第10実施例の信号伝送システムでは、1.5V系のLSI70から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器74の値を双方向バス72の特性インピーダンスの値と同じ40 $\Omega$ に設定する。したがって、終端抵抗が双方向バス72とインピーダンス整合される。

## [0250]

また、ドライバを構成する n M O S トランジスタ 7 3 b のオン抵抗を双方向バス 7 2 の特性インピーダンス Z 0 以下の値、例えば 2 0  $\Omega$ に設定し、 p M O S トランジスタ 7 3 a のオン抵抗を 6 0  $\Omega$ に設定する。このようにすると、 V O H 2 = 1. 0 5 V、 V O L 2 = 0. 2 5 V となり、基準電圧 V r e f 2 = 0. 6 5 V となる。この場合、基準電圧 V r e f 2 に対する信号振幅値  $\Delta$  は 0. 4 V となるため、信号振幅値を充分に確保することができる。

#### [0251]

一方、1.2 V系のLSI71から信号を送信する場合、信号受信側のVTT 終端を形成する抵抗器 7 6 の値を双方向バス72 の特性インピーダンスの値と同じ40 $\Omega$ に設定する。したがって、終端抵抗が双方向バス72とインピーダンス整合される。

## [0252]

また、ドライバを構成する p M O S トランジスタ 7 5 a のオン抵抗を双方向バス 7 2 の特性インピーダンス Z 0 以下の値、例えば 2 0  $\Omega$ に設定し、 n M O S トランジスタ 7 5 b のオン抵抗も 2 0  $\Omega$ に設定する。このようにすると、 V O H 1 = 1. 0 5 V、 V O L 1 = 0. 2 5 V となる。また、基準電圧 V r e f 1 = 0. 6 V となり、基準電圧 V r e f 2 の値に一致する。この場合、基準電圧 V r e f

1に対する信号振幅値 $\Delta$ は0. 4 Vとなるため、信号振幅値を充分に確保することができる。

### [0253]

本実施例では、各ドライバのオン抵抗を調整して73a=73b=75a=2000、75b=600 に設定することで、基準電圧Vrefo0 値を0.75 Vrefo0 設定することが可能である。この場合、本実施例は1.50 以系のLSI700 と信号の送受信を行う他のLSI0 が存在するシステムに用いてより有効である。図111 に示した信号伝送システムでは、中間に配置される111 には低111 以及値が供給されていた。本実施例は、中間に配置される112 に高113 以及値の供給を可能にする例である。

## [0254]

このように、VTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンスZ0に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。また、電源電圧VDDQは2種類、終端電圧VTTは1種類、基準電圧Vrefは1種類で済む。さらに、本実施例では基準電圧Vrefelのように設定するため基準電圧Vrefの生成が容易である。すなわち、システムコストを低減できる。また、VTTではドライバがハイインピーダンス時に双方向バスにおける電力の消費がない。また、基準電圧Vrefの値が、電源電圧VDDQの1/2の値から大きくずれていないので、各ドライバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に充分な電位が印加され、pMOSトランジスタ及びnMOSトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。

# [0255]

図23は本発明の信号伝送システムの第11実施例の構成を示す回路図である。図23は1.5 V系のLSI70と1.2 V系のLSI71間で信号伝送を行う回路例である。図23(a)は1.5 V系のLSI70から1.2 V系のLSI71へ信号を送信する場合の等価回路を示し、図23(b)は1.2 V系のLSI71から1.5 V系のLSI70へ信号を送信する場合の等価回路を示して

いる。

## [0256]

また、図23では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器74、76の値に含めて記載している。

# [0257]

#### [0258]

第11実施例の信号伝送システムでは、1.5 V系のLSI70から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器74の値を双方向バス72の特性インピーダンスの値と同じ40 $\Omega$ に設定する。したがって、終端抵抗が双方向バス72とインピーダンス整合される。

### [0259]

また、ドライバを構成する n MOSトランジスタ73b のオン抵抗を双方向バス72の特性インピーダンスZ 0以下の値、例えばZ 0  $\Omega$  に設定し、p MOSトランジスタ73a のオン抵抗を32 $\Omega$  に設定する。このようにすると、V OH2 =1 . 1 0 V 、V OLZ =0 . 2 V となり、基準電圧V r e f Z =0 . 6 5 V となる。この場合、基準電圧V r e f Z に対する信号振幅値 $\Delta$  は D . D 4 5 V となるため、信号振幅値を充分に確保することができる。

# [0260]

一方、1.2 V系のLSI71から信号を送信する場合、信号受信側のVTT

終端を形成する抵抗器 7 6 の値を双方向バス 7 2 の特性インピーダンスの値と同じ 4 0 Ωに設定する。したがって、終端抵抗が双方向バス 7 2 とインピーダンス整合される。

## [0261]

また、ドライバを構成する p M O S トランジスタ 7 5 a のオン抵抗及び n M O S トランジスタ 7 5 b のオン抵抗を、それぞれ双方向バス 7 2 の特性インピーダンス Z 0 以下の値、例えば 2 0  $\Omega$  に設定する。このようにすると、 V O H 1 = 1 . 0 5 V、 V O L 1 = 0 . 2 5 V となる。また、基準電圧 V r e f 1 = 0 . 6 5 V となり、基準電圧 V r e f 2 の値に一致する。この場合、基準電圧 V r e f 1 に対する信号振幅値  $\Delta$  は 0 . 4 0 V となるため、信号振幅値を充分に確保することができる。

### [0262]

このように、VTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンス Z O に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。また、電源電圧VDDQは2種類、基準電圧Vrefは1種類で済む。本実施例では、基準電圧Vrefの生成回路が少々複雑な構成になるが、伝送信号の最小振幅を図19の例よりも大きく取れる。さらに、終端電圧VTTは2種類必要であるが、ドライバがハイインピーダンス時に双方向バスにおける電力の消費がない。また、基準電圧Vrefの値が、電源電圧VDDQの1/2の値から大きくずれていないので、各ドライバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に充分な電位が印加され、pMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。

### [0263]

図24は本発明の信号伝送システムの第12実施例の構成を示す回路図である。図24は1.5 V系のLSI70と1.2 V系のLSI71間で信号伝送を行う回路例である。図24(a)は1.5 V系のLSI70から1.2 V系のLSI71へ信号を送信する場合の等価回路を示し、図24(b)は1.2 V系のLSI71から1.5 V系のLSI70へ信号を送信する場合の等価回路を示して

いる。

# [0264]

また、図24では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器74、76の値に含めて記載している。

## [0265]

## [0266]

第12実施例の信号伝送システムでは、1.5V系のLSI70から信号を送信する場合、ドライバを構成する p MOSトランジスタ73aのオン抵抗及びn MOSトランジスタ73bのオン抵抗の値を双方向バス72の特性インピーダンスと同じ40 $\Omega$ に設定する。したがって、ドライバのオン抵抗が双方向バス72とインピーダンス整合される。

# [0267]

また、信号受信側のVTT終端を形成する抵抗器 74 の値を、例えば 26.67 のに設定する。このようにすると、VOH 2=0.96 V、VOL 2=0.36 Vとなり、基準電圧Vref 2=0.66 Vとなる。この場合、基準電圧Vref 2 に対する信号振幅値  $\Delta$  は 0.33 Vとなるため、信号振幅値を充分に確保することができる。

#### [0268]

一方、1.2 V系のLSI71から信号を送信する場合、ドライバを構成する

pMOSトランジスタ75aのオン抵抗及び<math>nMOSトランジスタ75bのオン抵抗の値を双方向バス72の特性インピーダンスと同じ $40\Omega$ に設定する。したがって、ドライバのオン抵抗が双方向バス72とインピーダンス整合される。

# [0269]

また、信号受信側のVTT終端を形成する抵抗器 76の値を、例えば60Ωに設定する。このようにすると、VOH1=1.02 V、VOL1=0.30 Vとなる。また、基準電圧Vref1=0.66 Vとなり、基準電圧Vref2 の値に一致する。この場合、基準電圧Vref1 に対する信号振幅値 $\Delta$ は0.36 Vとなるため、信号振幅値を充分に確保することができる。

## [0270]

このように、VTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンス Z O に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。また、電源電圧VDDQは2種類、基準電圧Vrefは1種類で済む。さらに、終端電圧VTTは2種類必要であるが、ドライバがハイインピーダンス時に双方向バスにおける電力の消費がない。また、基準電圧Vrefの値が、電源電圧VDDQの1/2の値から大きくずれていないので、各ドライバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に充分な電位が印加され、pMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。

# [0271]

図25は本発明の信号伝送システムの第13実施例の構成を示す回路図である。図25は1.5V系のLSI80と1.2V系のLSI81間で信号伝送を行う回路例である。図25(a)は1.5V系のLSI80から1.2V系のLSI81へ信号を送信する場合の等価回路を示し、図25(b)は1.2V系のLSI81から1.5V系のLSI80へ信号を送信する場合の等価回路を示している。

## [0272]

また、図25では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ

、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器84、86の値に含めて記載している。

## [0273]

また、信号を送信するDriverは n M O S トランジスタで構成されたOpen drain 回路であり(Open drain構成)、伝送線路である双方向バス82の特性インピーダンス Z O は40 Ωである。信号を受信するReceiverは V T T 終端されている。なお、1.5 V 系の L S I 8 0 側の駆動に対応する V T T には、受信側の1.2 V 系の L S I 8 1 の電源電圧 V D D Q である 1.2 V が供給される。また、1.2 V 系の L S I 8 1 側の駆動に対応する V T T には、受信側の1.5 V 系の L S I 8 0 の電源電圧 V D D Q である 1.5 V が供給される。

# [0274]

第13実施例の信号伝送システムでは、1.5 V系のLSI80から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器84の値を双方向バス82の特性インピーダンスの値と同じ40 $\Omega$ に設定する。したがって、終端抵抗が双方向バス82とインピーダンス整合される。

#### [0275]

また、ドライバを構成する n MOSトランジスタ83のオン抵抗を双方向バス82の特性インピーダンスZ 0以下の値、例えばZ 0  $\Omega$  に設定する。このようにすると、V O H Z = 1. Z V、Z O L Z = 0. Z O V となり、基準電圧 V Z e f Z = 0. Z O V となる。この場合、基準電圧 V Z e f Z に対する信号振幅値Z は 0. Z O V となるため、信号振幅値を充分に確保することができる。

### [0276]

一方、1. 2 V系のLSI81から信号を送信する場合、信号受信側のVTT 終端を形成する抵抗器86の値を双方向バス82の特性インピーダンスの値と同じ40 $\Omega$ に設定する。したがって、終端抵抗が双方向バス82とインピーダンス整合される。

## [0277]

また、ドライバを構成する n M O S トランジスタ 8 5 のオン抵抗を、例えば 2

.  $86\Omega$ に設定する。このようにすると、VOH1=1. 50V、VOL1=0 . 10Vとなる。また、基準電圧Vref1=0. 80Vとなり、基準電圧Vref2 の値に一致する。この場合、基準電圧Vref1に対する信号振幅値 $\Delta$ は 0. 70Vとなるため、信号振幅値を充分に確保することができる。

# [0278]

また、双方向バス82上を流れる信号のリターン電流の経路(Reference)を、
1.5 V系のLSI80と1.2 V系のLSI81とに共通な接地電位(GND)にするとプリント基板の設計が容易になる。なお、電源電圧VDDQをReferenceとする場合、1.5 V電源と1.2 V電源とをそれぞれReferenceとして用いる必要があるため、配線の引き回しが困難になる問題やプリント基板の層数が増加する問題が発生する。したがって、双方向バス82を流れる信号のリターン電流の経路(Reference)は接地電位(GND)であることが好ましい。

## [0279]

このように、電源電圧VDDQに接続されたVTT終端を持つOpen drainドライバを用い、伝送線路の特性インピーダンスZ0に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。また、電源電圧VDDQは2種類、基準電圧Vrefは1種類で済む。さらに、基準電圧Vref=0.8V=(2/3)V2であるので基準電圧Vrefの生成が容易である。すなわち、システムコストを低減できる。ドライバは、ハイインピーダンス時に双方向バスにおける電力の消費がない。また、各ドライバのnMOSトランジスタのドレインーソース間に充分な電位が印加され、nMOSトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。さらに、基準電圧Vrefの値が大きいため、レシーバの設計が容易になる。

### [0280]

図26は本発明の信号伝送システムの第14実施例の構成を示す回路図である。図26は1.5 V系のLSI80と1.2 V系のLSI81間で信号伝送を行う回路例である。図26(a)は1.5 V系のLSI80から1.2 V系のLSI81へ信号を送信する場合の等価回路を示し、図26(b)は1.2 V系のL

SI81から1.5 V系のLSI80へ信号を送信する場合の等価回路を示している。

## [0281]

また、図26では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器84、86の値に含めて記載している。

## [0282]

また、信号を送信するDriverは n MOSトランジスタで構成されたOpen drain 回路であり、伝送線路である双方向バス82の特性インピーダンスZ0は40 $\Omega$ である。信号を受信するReceiverはVTT終端されている。なお、1.5V系の LSI80側の駆動に対応するVTTには、受信側の1.2V系のLSI81の電源電圧VDDQである1.2Vが供給される。また、1.2V系のLSI81側の駆動に対応するVTTには、受信側の1.5V系のLSI80の電源電圧VDDQである1.5Vが供給される。

### [028.3]

第14実施例の信号伝送システムでは、1.5 V系のLSI80から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器84の値を双方向バス82の特性インピーダンスの値と同じ40 $\Omega$ に設定する。したがって、終端抵抗が双方向バス82とインピーダンス整合される。

## [0284]

また、ドライバを構成する n MOSトランジスタ83のオン抵抗を双方向バス82の特性インピーダンスZ0以下の値、例えば40 $\Omega$ に設定する。このようにすると、VOH2=1. 20V、VOL2=0. 60Vとなり、基準電圧Vre f 2=0. 90Vとなる。この場合、基準電圧Vre f 2 に対する信号振幅値 $\Delta$  は0. 30Vとなるため、信号振幅値を充分に確保することができる。なお、 $\Delta$  は、例えばSSTL-1. 8 で規定された、基準電圧Vre f に対する入力レベル (0.25V) の値を目安とする。

## [0285]

一方、1.2 V系のLSI81から信号を送信する場合、信号受信側のVTT 終端を形成する抵抗器86の値を双方向バス82の特性インピーダンスの値と同 じ40 $\Omega$ に設定する。したがって、終端抵抗が双方向バス82とインピーダンス 整合される。

## [0286]

また、ドライバを構成する n MOSトランジスタ85のオン抵抗を双方向バス82の特性インピーダンスZ0以下の値、例えば40 $\Omega$ に設定する。このようにすると、VOH1=1.50V、VOL1=0.75Vとなり、基準電圧Vref1=1.125Vとなる。この場合、基準電圧Vref1に対する信号振幅値 $\Delta$ は0.375Vとなるため、信号振幅値を充分に確保することができる。

## [0287]

本実施例では、基準電圧VreflとVref2とが一致しないが、電源電圧 VDDQが2種類、基準電圧Vrefが2種類であるため、電源の種類としては 比較的少なくて済む。

## [0288]

このように、電源電圧 V D D Q に接続された V T T 終端を持つ0pen drainドライバを用い、伝送線路の特性インピーダンス Z 0 に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。また、電源電圧 V D D Q は 2 種類、基準電圧 V r e f は 2 種類で済む。さらに、基準電圧 V r e f 2 = 0.9 V は、0.6 V 1 あるいは(3 /4) V 2 であるので基準電圧 V r e f 2 の生成が容易である。

#### [0289]

一方、基準電圧V r e f 1=1. 125 V であるが、基準電圧V r e f 1 を容易に生成したい場合は、ドライバを構成する n MOS NOS NO

## [0290]

図27は本発明の信号伝送システムの第15実施例の構成を示す回路図である。図27は1.5V系のLSI90と1.2V系のLSI91間で信号伝送を行う回路例である。図27(a)は1.5V系のLSI90から1.2V系のLSI91へ信号を送信する場合の等価回路を示し、図27(b)は1.2V系のLSI91から1.5V系のLSI90へ信号を送信する場合の等価回路を示している。

## [0291]

また、図27では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器94、96の値に含めて記載している。.

# [0292]

## [0293]

第15実施例の信号伝送システムでは、1.5V系のLSI90から信号を送

信する場合、ドライバを構成する p M O S トランジスタ 9 3 a のオン抵抗及び n M O S トランジスタ 9 3 b のオン抵抗の値を双方向バス 9 2 の特性インピーダンスと同じ 4 0  $\Omega$  に設定する。したがって、ドライバのオン抵抗が双方向バス 9 2 とインピーダンス整合される。

# [0294]

## [0295]

## [0296]

一方、1.2 V系のLSI91から信号を送信する場合、ドライバを構成する pMOSトランジスタ95aのオン抵抗及びnMOSトランジスタ95bのオン抵抗の値を双方向バス92の特性インピーダンスと同じ40 $\Omega$ に設定する。したがって、ドライバのオン抵抗が双方向バス92とインピーダンス整合される。

## [0297]

また、信号受信側のVTT終端を形成する抵抗器96の値を、双方向バス92の特性インピーダンス以上の値、例えば2Z0=80 $\Omega$ に設定する。このようにすると、VOH1=1.30V、VOL1=0.50Vとなる。また、基準電圧Vref1=0.9Vとなり、基準電圧Vref2に一致する。この場合、基準電圧Vref2に対する信号振幅値 $\Delta$ は0.40Vとなるため、信号振幅値を充分に確保することができる。

## [0298]

なお、抵抗器 9 6 の値は 6 9. 1  $\Omega$ 等に設定することもできるが、基準電圧 Vr e f 1 の生成を容易にするため、抵抗器 9 6 の値は 2 Z 0 (8 0  $\Omega$ ) に設定す

るのが好ましい。このとき、基準電圧Vref1は(V1+V2)/3で得られる。

## [0299]

また、双方向バス92上を流れる信号のリターン電流の経路(Reference)を、 1. 5 V系のLSI90と1.2V系のLSI91とに共通な接地電位(GND)にするとプリント基板の設計が容易になる。なお、電源電圧VDDQをReferenceとする場合、1. 5 V電源と1. 2 V電源とをそれぞれReferenceとして用いる必要があるため、配線の引き回しが困難になる問題やプリント基板の層数が増加する問題が発生する。したがって、双方向バス92を流れる信号のリターン電流の経路(Reference)は接地電位(GND)であることが好ましい。

## [0300]

このように、電源電圧VDDQに接続されたVTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンスZ0に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。また、電源電圧VDDQは2種類、基準電圧Vrefは1種類で済む。さらに、本実施例では基準電圧Vref=(V1+V2)/3となるように設定するので基準電圧Vrefの生成が容易である。すなわち、システムコストを低減できる。また、ドライバは、ハイインピーダンス時に双方向バスにおける電力の消費がない。なお、本実施例では基準電圧Vrefの値が電源電圧VDDQの1/2の値から少しずれているが、大きな問題ではなく、入力回路の設計が容易になる。

#### [0301]

図28は本発明の信号伝送システムの第16実施例の構成を示す回路図である。図28は1.5 V系のLSI90と1.2 V系のLSI91間で信号伝送を行う回路例である。図28(a)は1.5 V系のLSI90から1.2 V系のLSI91へ信号を送信する場合の等価回路を示し、図28(b)は1.2 V系のLSI91から1.5 V系のLSI90へ信号を送信する場合の等価回路を示している。

#### [0302]

また、図28では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器94、96の値に含めて記載している。

# [0303]

また、信号を送信するDriverはPush-pull接続されたpMOSトランジスタ及 びnMOSトランジスタで構成され、伝送線路である双方向バス92の特性インピーダンスZ0は40Ωである。信号を受信するReceiverはVTT終端されている。なお、1.5V系のLSI90側の駆動に対応するVTTには、受信側の1.2V系のLSI91の電源電圧VDDQである1.2Vが供給される。また、1.2V系のLSI91側の駆動に対応するVTTには、受信側の1.5V系のLSI90の電源電圧VDDQである1.5Vが供給される。

## [0304]

第16実施例の信号伝送システムでは、1.5 V系のLSI90から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器94の値を、双方向バス92の特性インピーダンスの値と同じ40 $\Omega$ に設定する。したがって、終端抵抗が双方向バス92とインピーダンス整合される。

### [0305]

#### [0306]

一方、1.2 V系のLSI91から信号を送信する場合、信号受信側のVTT 終端を形成する抵抗器96の値を、双方向バス92の特性インピーダンスの値と 同じ40 $\Omega$ に設定する。したがって、終端抵抗が双方向バス92とインピーダン ス整合される。

# [0307]

### [0308]

このように、電源電圧VDDQに接続されたVTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンスZ0に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。また、電源電圧VDDQは2種類、基準電圧Vrefは1種類で済む。さらに、本実施例では基準電圧Vref=(V1+V2)/3となるように設定するので基準電圧Vrefの生成が容易である。すなわち、システムコストを低減できる。また、ドライバは、ハイインピーダンス時に双方向バスにおける電力の消費がない。なお、本実施例では基準電圧Vrefの値が電源電圧VDDQの1/2の値から少しずれているが、大きな問題とはならない。

# [0309]

図29に図28に示した第16実施例の信号伝送システムを一般化した回路を示す。

### [0310]

図29 (a) は電源電圧VDDQ=V1系のLSI90から電源電圧VDDQ=V2系のLSI91へ信号を送信する場合の等価回路を示し、図29 (b) はV2系のLSI91からV1系のLSI90へ信号を送信する場合の等価回路を示している。

#### [0311]

なお、図29では、V1>V2である。また、電位の値に寄与しない、レシー

バ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定された ドライバを省略して記載し、ON状態にあるスイッチの抵抗値は終端抵抗を形成 する各抵抗器の値に含めて記載している。

# [0312]

また、信号を送信するドライバはPush-pull接続されたpMOSトランジスタ及びnMOSトランジスタで構成され、伝送線路である双方向バス92の特性インピーダンスは20である。信号を受信するReceiverはVTT終端されている。なお、V1系のLSI90側の駆動に対応するVTTには、受信側のLSI91の電源電圧VDDQであるV2が供給される。また、V2系のLSI91側の駆動に対応するVTTには、受信側のLSI91のの電源電圧VDDQであるV1が供給される。

## [0313]

まず、V1系のLSI90から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器94の値を、双方向バス92の特性インピーダンスの値と同じZ0に設定する。したがって、終端抵抗が双方向バス92とインピーダンス整合される。

#### [0314]

また、ドライバを構成する p M O S トランジスタ 9 3 a のオン抵抗及び n M O S トランジスタ 9 3 b のオン抵抗の値を双方向バス 9 2 の特性インピーダンス Z 0 の 1/2 に設定する。このようにすると、

VOH2 = (2V1 + V2)/3

VOL2=V2/3

となり、

Vref2=(V1+V2)/3

となる。

#### [0315]

一方、V2系のLSI91から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器96の値を、双方向バス92の特性インピーダンスの値と同じ Z0に設定する。したがって、終端抵抗が双方向バス92とインピーダンス整合 される。

## [0316]

また、ドライバを構成するpMOSトランジスタ95aのオン抵抗及びnMOSトランジスタ95bのオン抵抗の値を双方向バス92の特性インピーダンスZ0の1/2に設定する。このようにすると、

VOH1 = (V1 + 2V2)/3

VOL1=V1 /3

となり、

Vref1 = (V1 + V2)/3

となり、Vref2と一致する。

## [0317]

このように、電源電圧VDDQに接続されたVTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンスZ0に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。また、電源電圧VDDQは2種類、基準電圧Vrefは1種類で済む。さらに、本実施例では基準電圧Vref=(V1+V2)/3となるように設定するので基準電圧Vrefの生成が容易である。すなわち、システムコストを低減できる。また、ドライバは、ハイインピーダンス時に双方向バスにおける電力の消費がない。なお、本実施例では基準電圧Vrefの値が電源電圧VDDQの1/2の値から少しずれているが、大きな問題とはならない。

#### [0318]

図30は図29に示した信号伝送システムで用いる基準電圧を発生する回路の 一構成例を示す回路図である。

### [0319]

ある。このような簡単な構成で基準電圧Vrefの値を発生することができる。

[0320]

(第5の実施の形態)

図31は本発明の信号伝送システムの第5の実施の形態の構成を示すブロック図である。

## [0321]

図31に示すように、第5の実施の形態の信号伝送システムは、1.5 V系の半導体集積回路装置(LSI)100と1.2 V系の半導体集積回路装置(LSI)101とが伝送線路である双方向バス104で直接接続され、さらに、1.2 V系の半導体集積回路装置(LSI)101と1.2 V系の半導体集積回路装置(LSI)101と1.2 V系の半導体集積回路装置(LSI)102とが伝送線路である双方向バス105で直接接続された構成である。1.5 V系のLSI100と1.2 V系のLSI101とは、例えばDIMM103に搭載される。

## [0322]

LSI100、LSI101、及びLSI102は、それぞれ不図示のドライバ、レシーバ、終端抵抗、及び終端抵抗をオンオフするためのスイッチを備えている。

## [0323]

本実施形態の信号伝送システムでは、各LSIに供給する基準電圧VrefAの値は同一であり、その値を0.6V1等に設定することで基準電圧VrefAの生成を容易にしている。このようにすることで、システム全体として電源電圧VDQが2種類、基準電圧VrefAが1種類になるため、システムコストを低減できる。本実施形態では、DIMM103へ供給する電源電圧VDDQが2種類になるが、DIMMの電力やシステムの電力を低減できる。また、各LSIは共通のPCB上に搭載されていてもよい。

#### [0324]

次に、第5の実施の形態の信号伝送システムを実現するための実施例について 説明する。

## [0325]

図32は、図31に示した第5の実施の形態を実現する、信号伝送システムの第17実施例の構成を示す回路図である。図32は、図31に示した基準電圧VrefA=0.9 Vに設定する例を示している。また、図32は1.5 V系のLSI100と1.2 V系のLSI101間で信号伝送を行う回路例である。図32(a)は1.5 V系のLSI100から1.2 V系のLSI101へ信号を送信する場合の等価回路を示し、図32(b)は1.2 V系のLSI101から1.5 V系のLSI100へ信号を送信する場合の等価回路を示している。

# [0326]

また、図32では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器107、109の値に含めて記載している。

# [0327]

また、信号を送信するDriverは n MOSトランジスタで構成されたOpen drain 回路であり、伝送線路である双方向バス104の特性インピーダンス20は40  $\Omega$ である。信号を受信するReceiverはVTT終端されている。なお、1.5V系のLSI100側の駆動に対応するVTTには、受信側の1.2V系のLSI1010の電源電圧VDDQである1.2Vが供給される。また、1.2V系のLSI1101側の駆動に対応するVTTには、受信側の1.5V系のLSI1000の電源電圧VDDQである1.5Vが供給される。

## [0328]

第17実施例の信号伝送システムでは、1.5V系のLSI100から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器107の値を双方向バス104の特性インピーダンスの値と同じ40 $\Omega$ に設定する。したがって、終端抵抗が双方向バス104とインピーダンス整合される。

### [0329]

また、ドライバを構成する n MOSトランジスタ 1 0 6 のオン抵抗を双方向バス 1 0 4 の特性インピーダンスの値と同じ 4 0  $\Omega$  に設定する。このようにすると、VOH 2 = 1. 2 0 V 、VOL 2 = 0. 6 0 V となり、基準電圧 V r e f f f

 $0.90\,V$ となる。この場合、基準電圧 $V\,r\,e\,f\,2$ に対する信号振幅値 $\Delta\,t\,0$ .  $30\,V$ となるため、信号振幅値を充分に確保することができる。また、基準電圧  $V\,r\,e\,f\,2\,t\,3\,/\,4\,$  ( $V\,2$ ) で得られる。

## [0330]

一方、1.2 V系のLSI101から信号を送信する場合、信号受信側のVT T終端を形成する抵抗器109の値を双方向バス104の特性インピーダンスの 値と同じ40 $\Omega$ に設定する。したがって、終端抵抗が双方向バス104とインピーダンス整合される。

### [0331]

また、ドライバを構成する n MOSトランジスタ108のオン抵抗を、例えば  $10\Omega$ に設定する。このようにすると、VOH1=1. 50V、VOL1=0. 30Vとなる。また、基準電圧V r e f 1=0. 90Vとなり、基準電圧V r e f 1 1=0

## [0332]

また、双方向バス104上を流れる信号のリターン電流の経路(Reference)を、1.5 V系のLSI100と1.2 V系のLSI101とに共通な接地電位(GND)にするとプリント基板の設計が容易になる。なお、電源電圧VDDQをReferenceとする場合、1.5 V電源と1.2 V電源とをそれぞれReferenceとして用いる必要があるため、配線の引き回しが困難になる問題やプリント基板の層数が増加する問題が発生する。したがって、双方向バス104を流れる信号のリターン電流の経路(Reference)は接地電位(GND)であることが好ましい。

### [0333]

低減できる。

## [0334]

また、基準電圧Vrefの値を電源電圧VDDQの1/2の値よりも高く設定するため、各ドライバのnMOSトランジスタのドレインーソース間に充分な電位が印加され、nMOSトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。さらに、基準電圧Vrefの値が大きいため、レシーバの設計が容易になる。

## [0335]

図33は、図31に示した第5の実施の形態を実現する、信号伝送システムの第18実施例の構成を示す回路図である。図33は、図31に示した基準電圧VrefA=0.9Vに設定する例を示している。また、図33は1.2V系のLSI101と1.2V系のLSI102間で信号伝送を行う回路例である。図33(a)は1.2V系のLSI101から1.2V系のLSI102へ信号を送信する場合の等価回路を示し、図33(b)は1.2V系のLSI102から1.2V系のLSI101へ信号を送信する場合の等価回路を示している。

## [0336]

また、図33では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器111、113の値に含めて記載している。

## [0337]

また、信号を送信するDriverは n MOSトランジスタで構成されたOpen drain 回路であり、伝送線路である双方向バス105の特性インピーダンス20は40  $\Omega$ である。信号を受信するReceiverはVTT終端されている。なお、終端電圧VTTは共に1.2Vである。

#### [0338]

第18実施例の信号伝送システムでは、1.2 V系のLSI101から信号を送信する場合、信号受信側のVTT終端を形成する抵抗器111の値を双方向バス105の特性インピーダンスの値と同じ40 $\Omega$ に設定する。したがって、終端

抵抗が双方向バス105とインピーダンス整合される。

# [0339]

# [0340]

一方、1. 2 V系のLSI102から信号を送信する場合、信号受信側のVT T終端を形成する抵抗器113の値を双方向バス105の特性インピーダンスの値と同じ40 $\Omega$ に設定する。したがって、終端抵抗が双方向バス105とインピーダンス整合される。

## [0341]

# [0342]

このように、電源電圧VDDQに接続されたVTT終端を持つOpen drainドライバを用い、伝送線路の特性インピーダンスZ0に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。図32及び図33に示すような回路構成によって、1種類の基準電圧VrefA=0.9Vを持つ図31に示す信号伝送システムを実現できる。

## [0343]

図34は、図31に示した第5の実施の形態を実現する、信号伝送システムの第19実施例の構成を示す回路図である。図34は、図31に示した基準電圧VrefA=0.6 Vに設定する例を示している。また、図34は1.5 V系のLSI100と1.2 V系のLSI101間で信号伝送を行う回路例である。図34(a)は1.5 V系のLSI100から1.2 V系のLSI101へ信号を送信する場合の等価回路を示し、図34(b)は1.2 V系のLSI101から1.5 V系のLSI100へ信号を送信する場合の等価回路を示している。

### [0344]

また、図34では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器115a、115b、117a、117bの値に含めて記載している。

## [0345]

#### [0346]

第19実施例の信号伝送システムでは、1.5V系のLSI100から信号を送信する場合、信号受信側のCTT終端を形成する抵抗器115a及び115bの値を2Z0=80  $\Omega$  に設定する。終端抵抗の値は抵抗器115aと115bの並列値に等しく、40 $\Omega$  になるため、双方向バス104とインピーダンスが整合される。

### [0347]

5 V となるため、信号振幅値を充分に確保することができる。

### [0348]

一方、1.2 V系のLSI101から信号を送信する場合、信号受信側のCT T終端を形成する抵抗器117a 及び117b の値を2Z0=80  $\Omega$  に設定する。終端抵抗の値は抵抗器117a と117b の並列値に等しく、40  $\Omega$  になるため、双方向バス104 とインピーダンスが整合される。

# [0349]

# [0350]

また、双方向バス 1 0 4 上を流れる信号のリターン電流の経路 (Reference) を、 1 . 5 V 系の L S I 1 0 0 b 1 . 2 V 系の L S I 1 0 1 b に共通な接地電位 (GND) にすることは他の例と同様である。

## [0351]

このように、CTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンスZ0に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。また、電源電圧VDDQは2種類、基準電圧Vrefは1種類で済む。さらに、基準電圧Vrefが0.5V2となるように設定するため、基準電圧Vrefを容易に生成できる。したがって、システムのコストを低減できる。また、基準電圧Vrefの値が、電源電圧VDDQの1/2の値から大きくずれていないので、各ドライバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に充分な電位が印加され、pMOSトランジスタ及びnMOSトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。

## [0352]

図35は、図31に示した第5の実施の形態を実現する、信号伝送システムの第20実施例の構成を示す回路図である。図35は、図31に示した基準電圧VrefA=0.6Vに設定する例を示している。また、図35は1.2V系のLSI101と1.2V系のLSI102間で信号伝送を行う回路例である。なお、図35(a)は1.2V系のLSI101から1.2V系のLSI102へ信号を送信する場合の等価回路を示し、図35(b)は1.2V系のLSI102から1.2V系のLSI101へ信号を送信する場合の等価回路を示している。

### [0353]

また、図35では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器119a、119b、121a、121bの値に含めて記載している。

## [0354]

#### [0355]

第20実施例の信号伝送システムでは、1.2 V系のLSI101から信号を送信する場合、信号受信側のCTT終端を形成する抵抗器119a及び119bの値を2Z0=80 $\Omega$ に設定する。終端抵抗の値は抵抗器119aと119bの並列値に等しく、40 $\Omega$ になるため、双方向バス105とインピーダンスが整合される。

### [0356]

### [0357]

一方、1.2 V系のLSI102から信号を送信する場合、信号受信側のCT T終端を形成する抵抗器 121a 及び121b の値を2Z0=80  $\Omega$ に設定する。終端抵抗の値は抵抗器 121a と 121b の並列値に等しく、40  $\Omega$  になるため、双方向バス 105 とインピーダンスが整合される。

# [0358]

## [0359]

このように、CTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンスZ0に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。

# [0360]

図34及び図35に示すような回路構成によって、1種類の基準電圧Vref A=0.6Vを持つ図31に示す信号伝送システムを実現できる。

#### [0361]

図36は、図31に示した第5の実施の形態を実現する、信号伝送システムの第21実施例の構成を示す回路図である。図36は、図31に示した基準電圧VrefA=0.675Vに設定する例を示している。また、図36は1.2V系のLSI101と1.2V系のLSI102間で信号伝送を行う回路例である。1.5V系のLSI100と1.2V系のLSI101の間の信号伝送は、例えば、図2、図5、図7に示した各実施例の構成にすればよい。図36(a)は1

. 2 V系のLSI101から1. 2 V系のLSI102へ信号を送信する場合の等価回路を示し、図36(b)は1. 2 V系のLSI102から1. 2 V系のLSI101へ信号を送信する場合の等価回路を示している。

## [0362]

また、図36では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器119a、119b、121a、121bの値に含めて記載している。

### [0363]

## [0364]

第21実施例の信号伝送システムでは、1.2 V系のLSI101から信号を送信する場合、信号受信側のCTT終端を形成する抵抗器119a及び119bの値を2Z0=80 $\Omega$ に設定する。終端抵抗の値は抵抗器119aと119bの並列値に等しく、40 $\Omega$ になるため、双方向バス105とインピーダンスが整合される。

## [0365]

## [0366]

一方、1.2 V系のLSI102から信号を送信する場合、信号受信側のCT T終端を形成する抵抗器121a及び121bの値を2Z0=80 $\Omega$ に設定する

## [0367]

また、ドライバを構成する nMOSトランジスタ 120 b のオン抵抗を双方向バス 105 の特性インピーダンス以下の値、例えば  $40\Omega$  に設定し、pMOSトランジスタ 120 a のオン抵抗を 13.  $33\Omega$  に設定する。このようにすると、VOH1=1. 05V、VOL1=0. 30Vとなる。また、基準電圧Vref 1=0. 675Vとなり、基準電圧Vref 2 の値に一致する。この場合、基準電圧Vref 1 に対する信号振幅値  $\Delta$  は 0. 375Vとなるため、信号振幅値を充分に確保することができる。

## [0368]

このように、CTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンスZ0に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。

## [0369]

また、図 2 や図 3 6 に示すような回路構成によって、1 種類の基準電圧 V r e f A=0. 6 7 5 V を持つ図 3 1 に示す信号伝送システムを実現できる。

### [0370]

(第6の実施の形態)

図37は本発明の信号伝送システムの第6の実施の形態の構成を示すブロック図である。

#### [0371]

図37に示すように、第6の実施の形態の信号伝送システムは、1.5V系の半導体集積回路装置(LSI)130と1.5V系の半導体集積回路装置(LSI)131とが伝送線路である双方向バス133で直接接続され、さらに、1.5V系の半導体集積回路装置(LSI)131と1.2V系の半導体集積回路装置(LSI)131と1.2V系の半導体集積回路装置(LSI)132とが伝送線路である双方向バス134で直接接続された構成である。1.5V系のLSI130と1.5V系のLSI131とは、例えばDIMM125に搭載される。

## [0372]

LSI130、LSI131、及びLSI132は、それぞれ不図示のドライバ、レシーバ、終端抵抗、及び終端抵抗をオンオフするためのスイッチを備えている。

# [0373]

本実施形態の信号伝送システムでは、各LSIに供給する基準電圧VrefA、VrefBの値は同一が望ましい。また、それらの値を0.6V1等に設定することで基準電圧VrefAの生成を容易にしている。このようにすることで、システム全体として電源電圧VDQが2種類、基準電圧VrefAが1種類になるため、システムコストを低減できる。本実施形態では、DIMM125へ供給する電源電圧VDDQも1種類となり、DIMM基板の層数を低減できるため、コストを低減できる。また、各LSIは共通のPCB上に搭載されていてもよい

## [0374]

次に、第6の実施の形態の信号伝送システムを実現するための実施例について 説明する。

#### [0375]

図38は、図37に示した第6の実施の形態を実現する、信号伝送システムの第22実施例の構成を示す回路図である。図38は、図37に示した基準電圧VrefA=VrefB=0.9Vに設定する例を示している。また、図38は1.5V系のLSI130と1.5V系のLSI131間で信号伝送を行う回路例である。図38(a)は1.5V系のLSI130から1.5V系のLSI131へ信号を送信する場合の等価回路を示し、図38(b)は1.5V系のLSI131から1.5V系のLSI130へ信号を送信する場合の等価回路を示している。

## [0376]

また、図38では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器136a、136b、138a、1

38b、の値に含めて記載している。

# [0377]

# [0378]

第22実施例の信号伝送システムでは、1.5 V系のLSI130から信号を送信する場合、信号受信側のCTT終端を形成する抵抗器136 a及び136 bの値を2Z0=80 $\Omega$ に設定する。終端抵抗の値は抵抗器136 aと136 bの並列値に等しく、40 $\Omega$ になるため、双方向バス133とインピーダンスが整合される。

# [0379]

## [0380]

一方、1.5 V系のLSI131から信号を送信する場合、信号受信側のCT T終端を形成する抵抗器138a及び138bの値を2 Z0=80 $\Omega$ に設定する。終端抵抗の値は抵抗器138aと138bの並列値に等しく、40 $\Omega$ になるため、双方向バス133とインピーダンスが整合される。

#### [0381]

また、ドライバを構成する p MOSトランジスタ137a のオン抵抗の値を、例えば4.44 $\Omega$ に設定し、n MOSトランジスタ137b のオン抵抗の値を40 $\Omega$ に設定する。このようにすると、V OH1=1.425 V、V OL1=0.375 Vとなる。また、基準電圧V r eff=0.90V となり、基準電圧V r

## [0382]

このように、CTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンスZ0に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。

# [0383]

なお、1.5 V系のLSI131と1.2 V系のLSI132間の信号伝送は、例えば、図32に示した実施例の構成にすればよい。

### [0384]

したがって、図38や図32に示すような回路構成によって、1種類の基準電  $\mathbb{E}$  V r e f A= V r e f B= 0.9 Vを持つ図37に示す信号伝送システムを実 現できる。

## [0385]

図39は、図37に示した第6の実施の形態を実現する、信号伝送システムの第23実施例の構成を示す回路図である。図39は、図37に示した基準電圧VrefA=VrefB=0.75Vに設定する例を示している。また、図39は1.5V系のLSI131と1.2V系のLSI132間で信号伝送を行う回路例である。図39(a)は1.5V系のLSI131から1.2V系のLSI132へ信号を送信する場合の等価回路を示し、図39(b)は1.2V系のLSI132から1.5V系のLSI131へ信号を送信する場合の等価回路を示している。

### [0386]

また、図39では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器140a、140b、142a、142bの値に含めて記載している。

## [0387]

また、信号を送信するDriverはPush-pull接続されたpMOSトランジスタ及

UnMOSトランジスタで構成され、伝送線路である双方向バス134の特性インピーダンスZ0は $40\Omega$ である。信号を受信するReceiverはCTT終端されている。

## [0388]

第23実施例の信号伝送システムでは、1.5 V系のLSI131から信号を送信する場合、信号受信側のCTT終端を形成する抵抗器140a及び140bの値を2Z0=80 $\Omega$ に設定する。終端抵抗の値は抵抗器140aと140bの並列値に等しく、40 $\Omega$ になるため、双方向バス134とインピーダンスが整合される。

### [0389]

また、ドライバを構成する p M O S トランジスタ 1 3 9 a のオン抵抗の値を、例えば 2 0  $\Omega$ に設定し、 n M O S トランジスタ 1 3 9 b のオン抵抗の値を 4 0  $\Omega$  に設定する。このようにすると、V O H 2 = 1 . 2 0 V、V O L 2 = 0 . 3 0 V となり、基準電圧 V r e f 2 = 0 . 7 5 V となる。この場合、基準電圧 V r e f 2 に対する信号振幅値  $\Delta$  は 0 . 4 5 V となるため、信号振幅値を充分に確保することができる。

### [0390]

一方、1.2 V系のLSI 132 から信号を送信する場合、信号受信側のCT T終端を形成する抵抗器 142 a 及び 142 b の値を 2Z0=80  $\Omega$ に設定する。終端抵抗の値は抵抗器 142 a と 142 b の並列値に等しく、40  $\Omega$  になるため、双方向バス 134 とインピーダンスが整合される。

#### [0391]

また、ドライバを構成する p M O S トランジスタ 141a のオン抵抗の値を、例えば  $8\Omega$ に設定し、 n M O S トランジスタ 141b のオン抵抗の値を  $40\Omega$ に設定する。このようにすると、VOH1=1.125V、VOL1=0.375 Vとなる。また、基準電圧 Vref1=0.75 Vとなり、基準電圧 Vref2 の値に一致する。この場合、基準電圧 Vref1 に対する信号振幅値  $\Delta$  は 0.375 Vとなるため、信号振幅値を充分に確保することができる。

#### [0392]

このように、CTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンスZOに対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。

# [0393]

なお、1.5 V系のLSI130と1.5 V系のLSI131間の信号伝送は、例えば、図35に示した実施例の構成にすればよい。但し、電源電圧VDDQは、それぞれ1.5 Vである。

# [0394]

したがって、図35に示した実施例に電源電圧VDDQとして1.5Vを供給する回路構成と図39に示す回路構成によって、1種類の基準電圧VrefA=VrefB=0.75Vを持つ図37に示す信号伝送システムを実現できる。

## [0395]

図40は、図37に示した第6の実施の形態を実現する、信号伝送システムの第24実施例の構成を示す回路図である。図40は、図37に示した基準電圧VrefA=VrefB=0.675Vに設定する例を示している。また、図40は1.5V系のLSI130と1.5V系のLSI131間で信号伝送を行う回路例である。図40(a)は1.5V系のLSI130から1.5V系のLSI131へ信号を送信する場合の等価回路を示し、図40(b)は1.5V系のLSI131から1.5V系のLSI130へ信号を送信する場合の等価回路を示している。

## [0396]

また、図40では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器136a、136b、139a、139bの値に含めて記載している。

#### [0397]

 いる。

## [0398]

第24実施例の信号伝送システムでは、1.5 V系のLSI130から信号を送信する場合、信号受信側のCTT終端を形成する抵抗器136a及び136bの値を2Z0=80 $\Omega$ に設定する。終端抵抗の値は抵抗器136aと136bの並列値に等しく、40 $\Omega$ になるため、双方向バス133とインピーダンスが整合される。

# [0399]

## [0400]

一方、1.5 V系のLSI 131 から信号を送信する場合、信号受信側のCT T終端を形成する抵抗器 138a 及び 138b の値を 220=80  $\Omega$  に設定する。終端抵抗の値は抵抗器 136a と 136b の並列値に等しく、40  $\Omega$  になるため、双方向バス 133 とインピーダンスが整合される。

## [0401]

また、ドライバを構成する p M O S トランジスタ 1 3 7 a のオン抵抗の値を、例えば 4 0  $\Omega$ に設定し、 n M O S トランジスタ 1 3 7 b のオン抵抗の値を 1 7 . 1 4  $\Omega$ に設定する。このようにすると、 V O H 1 = 1 . 1 2 5 V 、 V O L 1 = 0 . 2 2 5 V となる。また、基準電圧 V r e f 1 = 0 . 6 7 5 V となり、基準電圧 V r e f 2 の値に一致する。この場合、基準電圧 V r e f 1 に対する信号振幅値  $\Delta$  は 0 . 4 5 V となるため、信号振幅値を充分に確保することができる。

## [0402]

このように、CTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンスZ0に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記

のように設定することで、Signal integrityよく信号を伝送できる。

### [0403]

なお、1.5 V系のLSI131と1.2 V系のLSI132間の信号伝送は、例えば、図2、図5、図7に示した各実施例の構成にすればよい。

### [0404]

したがって、図40と図2、図5、図7に示す回路構成によって、1種類の基準電圧VrefA=VrefB=0.675Vを持つ図37に示す信号伝送システムを実現できる。

## [0405]

図41は、図37に示した第6の実施の形態を実現する、信号伝送システムの第25実施例の構成を示す回路図である。図41は基準電圧VrefBが不要な例であり、1.5V系のLSI131と1.2V系のLSI132間で信号伝送を行う回路例である。図41(a)は1.5V系のLSI131から1.2V系のLSI132へ信号を送信する場合の等価回路を示し、図41(b)は1.2V系のLSI132から1.5V系のLSI131へ信号を送信する場合の等価回路を示している。

### [0406]

また、図41では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器163、174の値に含めて記載している。

### [0407]

### [0408]

第25実施例の信号伝送システムでは、1.5 V系のLSI131から信号を送信する場合、信号受信側のBridge終端を形成する抵抗器164の値を2Zodd= $80\Omega$ に設定する。したがって、終端抵抗が双方向バス162、163とインピーダンス整合される。

## [0409]

また、ドライバを構成する p M O S トランジスタ 160a、 161aのオン抵抗、及び n M O S トランジスタ 160b、 161bのオン抵抗の値を、それぞれ  $40\Omega$ に設定する。このようにすると、VOH2=1. 125V、VOL2=0. 375Vとなり、差動の入力回路(Receiver)で信号を受信することができる。したがって、基準電圧Vref B が不要になる。

## [0410]

一方、1.2 V系のLSI132から信号を送信する場合、信号受信側のBrid ge終端を形成する抵抗器 174 の値を 2 Z o d d = 80  $\Omega$ に設定する。したがって、終端抵抗が双方向バス 162、163 とインピーダンス整合される。

#### [0411]

また、ドライバを構成する p M O S トランジスタ 170a、171aのオン抵抗、及び n M O S トランジスタ 170b、171bのオン抵抗の値を、それぞれ  $40\Omega$ に設定する。このようにすると、VOH1=0. 9V、VOL2=0. 30Vとなり、差動の入力回路(Receiver)で信号を受信することができる。したがって、基準電圧Vref Bが不要になる。

#### [0412]

このように、Bridge終端を持つPush-pullドライバを用いてDifferential信号を送受信し、伝送線路の特性インピーダンス Z o d d に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく、基準電圧 V r e f Bを用いることなく信号を伝送できる。

### [0413]

Differential信号は、Single-ended信号に比べて信号本数が2倍必要であるが、リターン電流の経路としてお互いの信号経路が用いられるのでコネクタやパッ

ケージの電源ピン数を削減でき、コモンモードノイズにも強く、高速分野の信号 方式として優れている。

### [0414]

なお、1.5 V系のLSI130と1.5 V系のLSI131間の信号伝送は、例えば、図35に示した実施例の構成にすればよい。但し、電源電圧VDDQは、それぞれ1.5 Vである。

# [0415]

したがって、図35に示した実施例に電源電圧VDDQとして1.5Vを供給する回路構成と図41に示す回路構成によって、1種類の基準電圧VrefA=0.75Vを持つ図37に示す信号伝送システムを実現できる。

## [0416]

図41に示す回路は、単に異なる電源電圧VDDQで動作する2つのLSI間で双方向に信号を伝送する回路として用いても有効である。

### [0417]

図42は本発明の信号伝送システムの第26実施例の構成を示す回路図である。図42は1.5 V系のLSI140と1.2 V系のLSI141間で信号伝送を行う回路例である。図42(a)は1.5 V系のLSI140から1.2 V系のLSI141へ信号を送信する場合の等価回路を示し、図42(b)は1.2 V系のLSI141から1.5 V系のLSI140へ信号を送信する場合の等価回路を示している。

## [0418]

また、図42では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器144a、144b、147a、147bの値に含めて記載している。

#### [0419]

 いる。

## [0420]

# [0421]

#### [0422]

一方、1.2 V系のLSI 141 から信号を送信する場合、ドライバを構成する pMOSトランジスタ 145 a のオン抵抗及び nMOSトランジスタ 145 b のオン抵抗の値を 40  $\Omega$  に設定する。したがって、ドライバのオン抵抗が双方向バス 142 にインピーダンス整合される。

### [0423]

また、信号受信側のCTT終端を形成する抵抗器147aの値を100Ωに設定し、抵抗器147bの値を66.7Ωに設定する。終端抵抗の値は抵抗器147aと147bの並列値に等しく、40Ωになるため、双方向バス142とインピーダンスが整合される。このようにすると、VOH1=0.90V、VOL1=0.30Vとなり、基準電圧Vref1=0.60Vとなる。すなわち、基準電圧Vref1は低VDDQ値の1/2となる。この場合、基準電圧Vref1に対する信号振幅値 $\Delta$ は0.30Vとなるため、信号振幅値を充分に確保することができる。

## [0424]

また、他の例と同様に、双方向バス142上を流れる信号のリターン電流の経路(Reference)を、1.5V系のLSI140と1.2V系のLSI141とに共通な接地電位(GND)にするとプリント基板の設計が容易になる。なお、電源電圧VDDQをReferenceとする場合、1.5V電源と1.2V電源とをそれぞれReferenceとして用いる必要があるため、配線の引き回しが困難になる問題やプリント基板の層数が増加する問題が発生する。したがって、双方向バス142を流れる信号のリターン電流の経路(Reference)は接地電位(GND)であることが好ましい。

## [0425]

このように、CTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンスZ0に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。また、電源電圧VDDQは2種類、基準電圧Vrefは2種類で済む。本実施例では、基準電圧Vrefが2種類となるが、それぞれのドライバの電源電圧VDDQの値の1/2に設定すればよいので、各ドライバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に等価な電位が印加され、pMOSトランジスタ及びnMOSトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。

# [0426]

なお、本実施例と、第2実施例(図5)、第5実施例(図14)、及び第6実施例(図16)は、CTT終端され、オン抵抗が伝送線路の特性インピーダンス Z O に等しいPush-pull接続のドライバを有するという基本構成は同じであるので、終端抵抗の値を可変できるようにしておけば、どのタイプにも対応できる。

#### [0427]

第26実施例では、終端抵抗の値を伝送線路の特性インピーダンスに一致させる例を示したが、次に、終端抵抗の値が伝送線路の特性インピーダンスの1.5 倍の値に一致させる例を示す。

## [0428]

図43は本発明の信号伝送システムの第27実施例の構成を示す回路図である。図43は1.5 V系のLSI140と1.2 V系のLSI141間で信号伝送を行う回路例である。図43(a)は1.5 V系のLSI140から1.2 V系のLSI141へ信号を送信する場合の等価回路を示し、図43(b)は1.2 V系のLSI141から1.5 V系のLSI140へ信号を送信する場合の等価回路を示している。

## [0429]

また、図43では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器144a、144b、147a、147bの値に含めて記載している。

# [0430]

#### [0431]

#### [0432]

また、信号受信側のCTT終端を形成する抵抗器 144aの値を  $96\Omega$ に設定し、抵抗器 144bの値を  $160\Omega$ に設定する。終端抵抗の値は抵抗器 144aと 144bの並列値に等しく、ここでは  $60\Omega$ になるため、終端抵抗の値が双方向バス 142の特性インピーダンスの 1.5倍に一致する。このようにすると、 VOH2=1.20V、VOL2=0.30Vとなり、基準電圧Vref2=0.75Vとなる。すなわち、基準電圧Vref2=0100場合、基準電圧Vref2=020場合、基準電圧Vref2=030以となり、基準電圧Vref2=030以となるに対する信号振幅値 V00以2となるため

、信号振幅値を充分に確保することができる。

# [0433]

一方、1.2 V系のLSI141から信号を送信する場合、ドライバを構成する pMOSトランジスタ145 a のオン抵抗及び nMOSトランジスタ145 b のオン抵抗の値を40 $\Omega$ に設定する。したがって、ドライバのオン抵抗が双方向バス142にインピーダンス整合される。

# [0434]

また、信号受信側のCTT終端を形成する抵抗器 147a の値を 150 Ωに設定し、抵抗器 147b の値を 100 Ωに設定する。終端抵抗の値は抵抗器 147a a と 147b の並列値に等しく、ここでは 60 Ωになるため、終端抵抗の値が双方向バス 142 の特性インピーダンスの 1.5 倍に一致する。このようにすると、VOH1=0.96V、VOL1=0.24V となり、基準電圧Vref1=0.60V となる。すなわち、基準電圧Vref1 は低VDDQ 値の 1/2 となる。この場合、基準電圧Vref1 に対する信号振幅値  $\Delta$  は 0.36V となるため、信号振幅値を充分に確保することができる。

## [0435]

このように、CTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンスZ0に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。また、電源電圧VDDQは2種類、基準電圧Vrefは2種類で済む。本実施例では、基準電圧Vrefが2種類となるが、それぞれのドライバの電源電圧VDDQの値の1/2に設定すればよいので、各ドライバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に等価な電位が印加され、pMOSトランジスタ及びnMOSトランジスタ及びnMOSトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。

#### [0436]

なお、本実施例と、第2実施例(図5)、第5実施例(図14)、及び第6実施例(図16)は、CTT終端され、オン抵抗が伝送線路の特性インピーダンス Z0に等しいPush-pull接続のドライバを有するという基本構成は同じであるの

で、終端抵抗の値を可変できるようにしておけば、どのタイプにも対応できる。

## [0437]

図44に図42に示した第26実施例及び図43に示した第27実施例の信号 伝送システムを一般化した回路を示す。

# [0438]

図44(a)は電源電圧VDDQ=V1系のLSI140から電源電圧VDDQ=V2系のLSI141へ信号を送信する場合の等価回路を示し、図44(b)はV2系のLSI141からV1系のLSI140へ信号を送信する場合の等価回路を示している。なお、図44では、V1>V2である。また、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は終端抵抗を形成する各抵抗器の値に含めて記載している。

## [0439]

#### [0440]

まず、V1系のLSI140から信号を送信する場合、ドライバを構成するpMOSトランジスタ143aのオン抵抗及びnMOSトランジスタ143bのオン抵抗の値を双方向バス142の特性インピーダンスに等しくZ0に設定する。したがって、ドライバのオン抵抗が双方向バス142にインピーダンス整合される。

## [0441]

また、信号受信側のCTT終端を形成する抵抗器 144aの値を $R1\Omega$ に設定し、抵抗器 144bの値を $R2\Omega$ に設定する。終端抵抗の値は抵抗器 144aと 144bの並列値  $R1//R2\Omega$ に等しく、この終端抵抗の値を双方向バス 142の特性インピーダンスのm倍に一致させる。

## [0442]

ここで、

 $R1=2mZ0 \cdot V2/V1$ 

 $R2=2mZ0 \cdot V2/(2V2-V1)$ 

である。

[0443]

このようにすると、

VOH2 = (2m+1)V1/2(m+1)

VOL2=0.5V1/(m+1)

となり、

Vref2=0.5V1

となる。すなわち、基準電圧Vref2は高VDDQ値の1/2となる。

[0444]

一方、V2系のLSI141から信号を送信する場合、ドライバを構成するpMOSトランジスタ145aのオン抵抗及びnMOSトランジスタ145bのオン抵抗の値を双方向バス142の特性インピーダンスに等しくZ0に設定する。したがって、ドライバのオン抵抗が双方向バス142にインピーダンス整合される。

# [0445]

また、信号受信側のCTT終端を形成する抵抗器 147a の値をR  $3\Omega$ に設定し、抵抗器 147b の値をR  $4\Omega$ に設定する。終端抵抗の値は抵抗器 147a と 147b の並列値 R 3// R  $4\Omega$  に等しく、この終端抵抗の値を双方向バス 142 の特性インピーダンスの 8 倍に一致させる。

[0446]

ここで、

R3=2sZ0V1/V2

R4=2sZ0V1/(2V1-V2)

である。

[0447]

このようにすると、

VOH1 = (2s+1)V2/2(s+1)

VOL1=0.5V2/(s+1)

となり、

Vref1=0.5V2

となる。すなわち、基準電圧Vref1は低VDDQ値の1/2となる。

## [0448]

このように、CTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンス Z 0 に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。また、電源電圧 V D D Q は 2 種類、基準電圧 V r e f は 2 種類で済む。本実施例では、基準電圧 V r e f が 2 種類となるが、それぞれのドライバの電源電圧 V D D Q の値の 1 / 2 に設定すればよいので、各ドライバの p M O S トランジスタ及び n M O S トランジスタのドレインーソース間に等価な電位が印加され、 p M O S トランジスタ及び n M O S トランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。

### [0449]

なお、本実施例と、第2実施例(図5)、第5実施例(図14)、及び第6実施例(図16)は、CTT終端され、オン抵抗が伝送線路の特性インピーダンス Z0に等しいPush-pull接続のドライバを有するという基本構成は同じであるので、終端抵抗の値を可変できるようにしておけば、どのタイプにも対応できる。

## [0450]

図45は本発明の信号伝送システムの第28実施例の構成を示す回路図である。図45は1.5V系のLSI150と1.2V系のLSI151間で信号伝送を行う回路例である。図45(a)は1.5V系のLSI150から1.2V系のLSI151へ信号を送信する場合の等価回路を示し、図45(b)は1.2V系のLSI151から1.5V系のLSI150へ信号を送信する場合の等価回路を示している。

# [0451]

また、図45では、電位の値に寄与しない、レシーバ、OFF状態のスイッチ

、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は抵抗器154a、154b、156a、156bの値に含めて記載している。

# [0452]

また、信号を送信するDriverはPush-pull接続されたpMOSトランジスタ及 omega nMOSトランジスタで構成され、伝送線路であるomega 方向バス152の特性インピーダンスomega 0はomega 00 omega 00 o

## [0453]

第28実施例の信号伝送システムでは、1.5 V系のLSI150から信号を送信する場合、信号受信側のCTT終端を形成する抵抗器154a、154bの値を2Z0に等しい80 $\Omega$ に設定する。終端抵抗の値は抵抗器154aと154bの並列値に等しく、ここでは40 $\Omega$ になるため、終端抵抗の値が双方向バス152にインピーダンス整合される。

## [0454]

#### [0455]

一方、1.2 V系のLSI151から信号を送信する場合、信号受信側のCT T終端を形成する抵抗器156 a、156 bの値を220に等しい80  $\Omega$ に設定する。終端抵抗の値は抵抗器156 aと156 bの並列値に等しく、ここでは40  $\Omega$ になるため、終端抵抗の値が双方向バス152 にインピーダンス整合される

## [0456]

# [0457]

このように、CTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンスZ0に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。また、電源電圧VDDQは2種類、基準電圧Vrefは2種類で済む。本実施例では、基準電圧Vrefが2種類となるが、それぞれのドライバの電源電圧VDDQの値の1/2に設定すればよいので、各ドライバのpMOSトランジスタ及びnMOSトランジスタのドレインーソース間に等価な電位が印加され、pMOSトランジスタ及びnMOSトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。

#### [0458]

図46に図45に示した第28実施例の信号伝送システムを一般化した回路を示す。

### [0459]

図46(a)は電源電圧VDDQ=V1系のLSI150から電源電圧VDDQ=V2系のLSI151へ信号を送信する場合の等価回路を示し、図46(b)はV2系のLSI151からV1系のLSI150へ信号を送信する場合の等価回路を示している。なお、図46では、V1>V2である。また、電位の値に寄与しない、レシーバ、OFF状態のスイッチ、信号受信側のハイインピーダンス状態に設定されたドライバを省略して記載し、ON状態にあるスイッチの抵抗値は終端抵抗を形成する各抵抗器の値に含めて記載している。

## [0460]

## [0461]

まず、V1系のLSI150から信号を送信する場合、信号受信側のCTT終端を形成する抵抗器 154a、154bの値を2Z0に設定する。終端抵抗の値は抵抗器 154aと154bの並列値に等しく、ここではZ0に一致するため、終端抵抗の値が双方向バス 152にインピーダンス整合される。

### [0462]

また、ドライバを構成する n MOSトランジスタ 1 5 3 b のオン抵抗の値を双方向バス 1 5 2 の特性インピーダンス Z 0 以下の値、例えば Z 0 に設定し、p MOSトランジスタ 1 5 3 a のオン抵抗の値を R o n 1  $\Omega$  に設定する。

[0463]

ここで、

Ron1=0.25V2  $\cdot$  Z0/(V1-0.75V2)

である。

#### [0464]

このようにすると、

 $VOH2 = (0.5V2 \cdot Ron1 + V1 \cdot Z0) / (Ron1 + Z0)$ 

VOL2=0.25V2

となり、

Vref2=0.5V1

となる。すなわち、基準電圧Vref2は高VDDQ値の1/2となる.

一方、V2系のLSI151から信号を送信する場合、信号受信側のCTT終端を形成する抵抗器 156a、156bの値を2Z0に設定する。終端抵抗の値は抵抗器 156aと 156bの並列値に等しく、ここではZ0に一致するため、終端抵抗の値が双方向バス 152にインピーダンス整合される。

## [0465]

また、ドライバを構成する p M O S トランジスタ 1 5 5 b のオン抵抗の値を双方向バス 1 5 2 の特性インピーダンス Z 0 以下の値、例えば Z 0 に設定し、 n M O S トランジスタ 1 5 5 a のオン抵抗の値を R o n 4  $\Omega$  に設定する。

[0466]

ここで、

Ron4=Z0(2V2-V1)/(3V1-2V2)

である。

[0467]

このようにすると、

VOH1=0.25V1+0.5V2

 $VOL1=0.5V1 \cdot Ron4/(Ron4+Z0)$ 

となり、

Vref1=0.5V2

となる。すなわち、基準電圧Vref1は低VDDQ値の1/2となる。

[0468]

また、他の例と同様に、双方向バス152上を流れる信号のリターン電流の経路(Reference)を、V1系のLSI150とV2系のLSI151とに共通な接地電位(GND)にするとプリント基板の設計が容易になる。なお、電源電圧VDDQをReferenceとする場合、V1電源とV2電源とをそれぞれReferenceとして用いる必要があるため、配線の引き回しが困難になる問題やプリント基板の層数が増加する問題が発生する。したがって、双方向バス152を流れる信号のリターン電流の経路(Reference)は接地電位(GND)であることが好ましい。

[0469]

このように、CTT終端を持つPush-pullドライバを用い、伝送線路の特性インピーダンス Z 0 に対して、各終端抵抗の値、各ドライバのオン抵抗の値を上記のように設定することで、Signal integrityよく信号を伝送できる。また、電源電圧 V D D Q は 2 種類、基準電圧 V r e f は 2 種類で済む。本実施例では、基準電圧 V r e f が 2 種類となるが、それぞれのドライバの電源電圧 V D D Q の値の1/2 に設定すればよいので、各ドライバの p M O S トランジスタ及び n M O S

トランジスタのドレインーソース間に等価な電位が印加され、pMOSトランジスタ及びnMOSトランジスタを効率的に動作させることが可能であり、入出力容量も低減できる。

## [0470]

### 【発明の効果】

本発明は以上説明したように構成されているので、以下に記載する効果を奏する。

## [0471]

Signal integrityがよく、タイミングスキューが抑制され、かつコスト上昇が抑制された、異なる電源電圧で動作する半導体集積回路装置間の信号伝送を実現するための信号伝送システムを得ることができる。

## [0472]

すなわち、本発明では、電圧変換用LSIが不要であり、半導体集積回路装置に多種類の電源を供給する必要がない。さらに、電源種類を最小限にしているため、電源コストやPCBの層数が低減される。また、基準電圧を、生成し易い値に設定しているため、その生成が容易である。また、伝送線路の特性インピーダンスと送信側あるいは受信側のインピーダンスを整合させているため、Signal integrityがよい。

#### 【図面の簡単な説明】

## 【図1】

本発明の信号伝送システムの第1の実施の形態の構成を示すブロック図である

#### 【図2】

図1に示した第1の実施の形態を実現する、信号伝送システムの第1実施例の 構成を示す回路図である。

#### 図3

図2に示した信号伝送システムで用いる基準電圧を発生する回路の一構成例を 示す回路図である。

## 【図4】

図2に示した第1実施例の信号伝送システムを一般化した回路の構成を示す回 路図である。

#### 【図5】

図1に示した第1の実施の形態を実現する、信号伝送システムの第2実施例の 構成を示す回路図である。

### 【図6】

図5に示した第2実施例の信号伝送システムを一般化した回路の構成を示す回 路図である。

## 【図7】

図1に示した第1の実施の形態を実現する、信号伝送システムの第3実施例の 構成を示す回路図である。

## 図8

図7に示した第3実施例の信号伝送システムを一般化した回路の構成を示す回 路図である。

## 【図9】

本発明の信号伝送システムの第2の実施の形態の構成を示すブロック図である

#### 【図10】

本発明の信号伝送システムの第3の実施の形態の構成を示すブロック図である

### 【図11】

本発明の信号伝送システムの第4の実施の形態の構成を示すブロック図である

# 図12]

図11に示した第4の実施の形態を実現する、信号伝送システムの第4実施例の構成を示す回路図である。

#### 【図13】

図12に示した第4実施例の信号伝送システムを一般化した回路の構成を示す 回路図である。 【図14】

図14は本発明の信号伝送システムの第5実施例の構成を示す回路図である。

【図15】

図14に示した第5実施例の信号伝送システムを一般化した回路の構成を示す 回路図である。

【図16】

本発明の信号伝送システムの第6実施例の構成を示す回路図である。

【図17】

本発明の信号伝送システムの第7実施例の構成を示す回路図である。

【図18】

図17に示した第7実施例の信号伝送システムを一般化した回路の構成を示す 回路図である。

【図19】

本発明の信号伝送システムの第8実施例の構成を示す回路図である。

【図20】

図19に示した第8実施例の信号伝送システムを一般化した回路の構成を示す 回路図である。

【図21】

本発明の信号伝送システムの第9実施例の構成を示す回路図である。

【図22】

本発明の信号伝送システムの第10実施例の構成を示す回路図である。

【図23】

本発明の信号伝送システムの第11実施例の構成を示す回路図である。

【図24】

本発明の信号伝送システムの第12実施例の構成を示す回路図である。

【図25】

本発明の信号伝送システムの第13実施例の構成を示す回路図である。

【図26】

本発明の信号伝送システムの第14実施例の構成を示す回路図である。

#### 【図27】

本発明の信号伝送システムの第15実施例の構成を示す回路図である。

## 【図28】

本発明の信号伝送システムの第16実施例の構成を示す回路図である。

#### 【図29】

図28に示した第16実施例の信号伝送システムを一般化した回路の構成を示す回路図である。

#### 【図30】

図29に示した信号伝送システムで用いる基準電圧を発生する回路の一構成例 を示す回路図である。

## 【図31】

本発明の信号伝送システムの第5の実施の形態の構成を示すブロック図である

#### 【図32】

図31に示した第5の実施の形態を実現する、信号伝送システムの第17実施 例の構成を示す回路図である。

### 【図33】

図31に示した第5の実施の形態を実現する、信号伝送システムの第18実施 例の構成を示す回路図である。

## 【図34】

図31に示した第5の実施の形態を実現する、信号伝送システムの第19実施 例の構成を示す回路図である。

#### 【図35】

図31に示した第5の実施の形態を実現する、信号伝送システムの第20実施 例の構成を示す回路図である。

## 【図36】

図31に示した第5の実施の形態を実現する、信号伝送システムの第21実施 例の構成を示す回路図である。

## 【図37】

本発明の信号伝送システムの第6の実施の形態の構成を示すブロック図である

## 【図38】

図37に示した第6の実施の形態を実現する、信号伝送システムの第22実施 例の構成を示す回路図である。

### 【図39】

図37に示した第6の実施の形態を実現する、信号伝送システムの第23実施 例の構成を示す回路図である。

### 【図40】

図37に示した第6の実施の形態を実現する、信号伝送システムの第24実施 例の構成を示す回路図である。

### 【図41】

図37に示した第6の実施の形態を実現する、信号伝送システムの第25実施 例の構成を示す回路図である。

#### 【図42】

本発明の信号伝送システムの第26実施例の構成を示す回路図である。

### 【図43】

本発明の信号伝送システムの第27実施例の構成を示す回路図である。

#### 【図44】

図42に示した第26実施例及び図43に示した第27実施例の信号伝送システムを一般化した回路の構成を示す回路図である。

#### 【図45】

本発明の信号伝送システムの第28実施例の構成を示す回路図である。

### 【図46】

図45に示した第28実施例の信号伝送システムを一般化した回路の構成を示す回路図である。

## 【図47】

異なる電源電圧で動作する半導体集積回路装置間で信号伝送が必要な従来のシステムの構成を示すブロック図である。

#### 【図48】

異なる電源電圧で動作する半導体集積回路装置間で信号伝送が必要な従来のシステムの他の構成を示すブロック図である。

## 【図49】

図48に示した信号伝送システムの具体例の構成を示す回路図である。

### 【図50】

異なる電源電圧で動作する半導体集積回路装置間を直接接続して信号を双方向 に伝送する信号伝送システムの構成を示すブロック図である。

#### 【図51】

図50に示した信号伝送システムの具体例の構成を示す回路図である。

## 【図52】

異なる電源電圧で動作する半導体集積回路装置間を直接接続して信号を双方向 に伝送する信号伝送システムの他の構成を示すブロック図である。

#### 【図53】

図52に示した信号伝送システムの具体例の構成を示す回路図である。

#### 【図54】

図50及び図52に示した信号伝送システムの問題点を示す波形図である。

#### 【符号の説明】

1、21、30、55、70、80、90、100、130、131、140 、150 1.5V系のLSI

2, 16, 31, 51, 56, 71, 81, 91, 101, 102, 132,

141、151 1.2 V系のLSI

3, 15, 22, 32, 41, 57, 72, 82, 92, 104, 105, 1

33、134、142、152、162、163 双方向バス

4、6、18、24、33、35、42、44 ドライバ

5、7、19、23、34、36、43、45 レシーバ

8 a , 8 b , 9 a , 9 b , 2 0 a , 2 0 b , 2 5 a , 2 5 b , 3 7 , 3 9 , 4 6 , 4 8 , 6 0 a , 6 0 b , 6 2 a , 6 2 b , 6 6 a , 6 6 b , 6 8 a , 6 8 b , 7 4 , 7 6 , 8 4 , 8 6 , 9 4 , 9 6 , 1 0 7 , 1 0 9 , 1 1 1 , 1 1 3 , 1 15a、115b、117a、117b、119a、119b、121a、12 1b、136a、136b、138a、138b、140a、140b、142 a、142b、144a、144b、147a、147b、154a、154b 、156a、156b、164、174 抵抗器


10a、10b、11a、11b、38、40、47、49 スイッチ 4a、6a、33a、35a、59a、61a、65a、67a、73a、7 5a、93a、95a、114a、116a、118a、120a、135a、 137a、139a、141a、143a、145a、153a、155a、1 60a、161a、170a、171a pMOSトランジスタ

4 b、6 b、3 3 b、3 5 b、5 9 b、6 1 b、6 5 b、6 7 b、7 3 b、7 5 b、8 3、8 5、9 3 b、9 5 b、1 0 6、1 0 8、1 1 0、1 1 2、1 1 4 b、1 1 6 b、1 1 8 b、1 2 0 b、1 3 5 b、1 3 7 b、1 3 9 b、1 4 1 b、1 4 3 b、1 4 5 b、1 5 3 b、1 5 5 b、1 6 0 b、1 6 1 b、1 7 0 b、1 7 1 b nMOSトランジスタ


# 【書類名】

図面

# 【図1】



# [図2]




V2

Vref


=0.25(V1+V2)

(b)


# 【図3】




# [図4]




# 【図5】




# [図6]




# 【図7】




# 【図8】




# 【図9】




# 【図10】




# 【図11】



## 【図12】




# 【図13】




R1=2V1(R+Z0)/V2 - (2Z0+R)

# 図14]




# 【図15】




R1=2R-Ron(V1-Ron + 0.5V2-R) /(V2-R-Ron + R-R-V1 + 4Ron-Ron-V2 - R-R-V2 - 2Ron-Ron-V1) VOH2=(R-R1-V1+R1-Ron-V2)/(R-R1+R1-Ron+R-Ron) VOL2=R1-Ron-V2/(R-R1+R-Ron+R1-Ron)


## 【図16】



# 【図17】




# 【図18】




R1=(V1·Z0·Z0·V2·Z0·Z0+0.5V2·Z0·R) /(V1·R+0.5V2·Z0·V2·R) VOH2=(0.5V2·R1+V1·Z0)/(R1+Z0) VOL2=0.5V2·R/(R+Z0)


# 【図19】




# 【図20】



# 図21



# 図22]



【図23】







図24




# 【図25】




# 【図26】




#### [図27]




### 【図28】




# 【図29】




# 【図30】




# 【図31】




# 【図32】




# 【図33】




# 【図34】




# 【図35】




# 【図36】




# 【図37】




# 【図38】




# 【図39】




# [図40]



# 図41




#### 【図42】




m=(R1//R2)/Z0=s=(R3//R4)/Z0=1.0

# 【図43】




m=(R1//R2)/Z0=s=(R3//R4)/Z0=1.5


#### 【図44】




#### 【図45】




[図46]




# 【図47】




#### 【図48】




# 【図49】




【図50】



# [図51]



【図52】



### 【図53】





図54]



#### 【書類名】 要約書

#### 【要約】

【課題】 異なる電源電圧で動作する半導体集積回路装置間のタイミングスキューを抑制すると共にコストの上昇を抑制した信号伝送システムを提供する。

【解決手段】 異なる電源電圧で動作する半導体集積回路装置間で信号を送受信するための信号伝送システムであって、各半導体集積回路装置間を接続する所定の特性インピーダンスを備えた伝送線路と、半導体集積回路装置がそれぞれ備えるPush-pull構成のドライバと、終端抵抗により信号受信端がCTT終端されたレシーバとを有し、終端抵抗が特性インピーダンスと一致しているときは、2つの半導体集積回路装置に供給される基準電圧が等しくなるようにドライバのオン抵抗が設定され、ドライバのオン抵抗が特性インピーダンスと一致しているときは、2つの半導体集積回路装置に供給される基準電圧が等しくなるように終端抵抗が設定された構成とする。

【選択図】 図1



特願2003-101741

出願人履歴情報

識別番号

[500174247]

1. 変更年月日 [変更理由]

2000年 7月12日

変更理田」住 所氏 名

名称変更 東京都中央区八重洲 2 - 2 - 1

エルピーダメモリ株式会社